Понижающий стабилизатор постоянного напряжения с импульсным регулированием

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 05 Р 1/ ОПИС И Е ИЗО У СВИДЕТЕЛЬСТ К АВТ ОСУДАРСТВЕН 1 ОЕ ПАТЕНТНВЕДОМСТВО СССРГОСПАТЕНТ СССР)(56) 1. Справочник "Микросхемы для бытовой аппаратуры", М,: Радио. и связь, 1989, с, 50.2, Фолкенберри Л, Применение операционных усилителей и линейных интегралы ных схем. М.; Мир, 1985, с. 315, фиг. 10.17 а; (54) ПОНИЖАЮЩИЙ СТАБИЛИЗАТОР ПОСТОЯННОГО НАПРЯЖЕНИЯ С ИМПУЛЬСНЫМ РЕГУЛИРОВАНИЕМ(57) Использование; в источниках вторичного электропитания для радиоэлектронных средств. Сущность изобретения; устройство Ю 1820373 А 1 содержит регулирующий транзистор 1, О.С- фильтр 2, блок управления 3. состоящий из реэистивного делителя 4, ин-егрального узла 5, включающего компаратор 6, логический элемент 2 И 7, йЗ-триггер 8, источник опорного напряжения 9, генератор 10, выходной транзистор 11 и диод 12, из двух конденсаторов 13, 14, четырех транзисторов 15-18, иэ семи резисторов 19-25, дифференцирующей цепи 26, коммутационного элемента 27 и блока логики 28, В устройстве снижен нижний предел входного напряжения. Стабилизация выходного напряжения сохраняется до тех пор, пока входное напряжение выше выходного лишь на величину напряжения насыщения регулирующего Я ранзистора 1 и падения напряжения надросселе 01 С-фильтра 2. 5 з.п. ф-лы. 6 ил.Изобретение относится к электротехнике, конкретно - к источникам вторичного электропитания для радиоэлектронных средств.Наиболее предпочтительная область использования - устройства вычислительной техники и аппаратура, работающие от батарей (аккумуляторов) при предьявлении к ним повышенных требований в отношении КПД и массогабаритных характеристик, предпосылкой для достижения чего является использование микросхем.Цель изобретения - снижение нижнего предела входного напряжения.На фиг. 1 представлена электрическая схема настоящего цонижающего стабилизатора напряжения. Связь между выходом источника опорного напряжения и неинвертирующим входом компаратора показана непосредственной. На фиг. 2 и 3 показаны варианты выполнения коммутационного элемента соответственно на транзисторе и тиристоре, На фиг. 4 и 5 даны вариант схемы блока логики и видоизменение общей схемы стабилизатора, позволяющей расширить диапазон по току нагрузки.Понижающий стабилизатор. постоянного напряжения с импульсным регулированием содержит (фиг. 1) регулирующий .транзистор 1, О С-фильтр 2 и блок управления 3, состоящий из первого резистивного делителя 4, интегрального узла 5, включающего в себя компаратор 6, логический элемент 2 И 7, ВЯ-триггер 8, источник опорного напряжения 9, генератор 10 с первым и вторым выходами, выходной .транзистор 11 и первый диод 12, из первого 13 и второго 14 конденсаторов, первого транзистора 15, имеющего тип проводимости р-п-р,и второго 16, третьего 17 и четвертого 18 транзисторов с типом проводимости п-р-п, из первого 19, второго 20, третьего 21, четвертого 22, пятого 23, шестого 24 и седьмого 25 резисторов, из дифференцирующей цепи 26, коммутационного элемента 27 и из блока логики 28, выполняющего функции у 1.= х 2, у 2=х 1 ч х 2, где х 1, хг - сигналы соответственно на первом и втором входах; у, ук - сигналы на первом и втором выходах.Регулирующий транзистор 1 и О С- фильтр включены последовательно между входными и выходными выводами, причем транзистор 1 змиттером обращен ко входу стабилизатора. Реэистивный делитель 4 входом подключен к выходу стабилизатора, а выходом-к инвертирующему входу компарэтора 6,.неинвертирующий вход которого подключен в данном конкретном примере выполнения к выходу источника опорного напряжения, Выход компаратора подключен к первому входу логического элемента 7,второй вход которого подключен к первомувыходу генератора 10 и к входу ВЯ-триггера8, входом и выходом подключенным соот 5 ветственно к выходу элемента 2 И 7 и к базевыходного транзистора 11. Цепь базовоготока транзистора 16 1 подключена к базеэтого транзистора и первому выходу блокалогики 28 через последовательно соединен 10 ные резисторы 19, 20, общая точка которыхподключена к коллектору транзистора 11, квходу дифференцирующей ВС-цепи 26 ипервому входу блока логики 28, Эмиттертранзистора 16 через диод 12 подключен к15 общей шине стабилизатора, с которым соединены и эмиттеры транзисторов 11, 17 и18. К эмиттеру транзистора 1 подключентакже эмиттер транзистора 15, а через последовательно соединенные резисторы 21,20 22 - коллектор транзистора 16. Общая точкарезисторов 21, 22 подключена к базе транзистора 15, коллектор которого соединен сбазой транзистора 1, а через резистор 23 -и с вторым выходом диодного блока логики25 28, Второй выход генератора 10 через конденсатор 13 подключен к общей шине стабилизатора, а через конденсатор 14- к базетранзистора 17, к которой через резистор 24подключена цепь базового тока 1 , База30 транзистора 18 подключена к коллекторутранзистора 17 и через резистор 25 - к цепибазового тока 1, Вход коммутационногоэлемента 27 подключен к выходу дифференцирующей ЯС-цепи 26, а выход - к второму35 входу блока логики 28, к которому подключен также коллектор транзистора 18.Вход коммутационного элемента 27 образуется базой транзистора (в транзисторном варианте этого элемента, фиг. 2) или40 управляющим электродом тиристора (фиг,3). Эмиттер транзистора или катод тиристора подключен к общей шине, В блоке логики(фиг. 4) между вторым входом и первым выходом включен диод 29, а между первым и45 вторым входами и вторым выходом - диоды30 и 31, Все диоды катодами обращены ковходам блока,В более усовершенствованном варианте предложенного стабилизатора, в котором50 расширен диапазон изменения нагрузки(фиг, 5),введены второй реэистивный делитель 32, восьмой 33 и девятый 34 резисторыи операционный усилитель 35 (входящий винтегральный узел 5). Инвертирующий вход55 этого усилителя через резистивный делитель 32 подключен ко входу стабилизатора,.а неинвертирующий к резисторам 33, 34,противоположные выводы которых подключены соответственно к выходам источникаопорного напряжения 9 и операционногоусилителя 35. Этот же выход через резистор24 подключен к базе транзистора 18.Эпюры на фиг. 6 демонстрируют:36 - напряжение на первом выходе генератора 10; 537- ток базы выходного транзистора 11интегрального узла 5;38- напряжение на коллекторе транзистора 11;39 - напряжение на втором выходе генератора 10;40 - напряжение на выходе ВС-цепи 26(при отсутствии шунтирующего воздействия от входной цепи коммутационного элемента 27); 1541 - ток коллектора транзистора коммутационного элемента 27 (при выполненииего на транзисторе);42 - ток анода тиристора коммутационного элемента 27 (при выполнении его на 20тиристоре);43 - ток коллектора транзистора 17;44- ток коллектора транзистора 18 (приналичии цепи базового тока этого транзистора); 2545 - суммарный ток коммутационногоэлемента 27 и транзистора 18;46 - напряжение на коллекторе транзистора 1, если первичное напряжение нижезаданного порога; 3047 - то же, если первичное напряжениевыше заданного порога,Работает понижающий стабилизаторпостоянного напряжения с импульсным регулированием следующим образом. 35Генератор 10 интегрального узла 5 насвоем первом выходе вырабатывает отрицательные импульсы тактовой частоты (исходный уровень высокий) длительностью г(см,эпюру 36 на фиг. 6). От переднего фронта 40этого импульса триггер 8 переключится кй-входу, и на выходе 0 установится нулевоиуровень, Ток базы транзистора 11 перестанет существовать - см. эпюру 37, Обратно -в единичное состояние триггерможет возвратиться, если импульс генератора окончится,.анапряжение на выходе компаратора 6 тожепримет вид логической единицы, что возможно при снижении напряжения на выходе резистивного делителя 4 до уровня ниже 50опорного напряжения, поступающего от источника 9 опорного напряжения на неинвертирующий вход компаратора 6. Наэпюре 37 показано, что переключение может произойти в любое время в промежутке 55между окончанием импульса генератора идо появления его очередного импульса. Момент переключения зависит от уровня первичного (входного) напряжения и величинынагрузки стабилизатора. Напряжение на коллекторе транзистора 11 имеет тот же вид (эпюра 38), что и предыдущая эпюра, но с инверсией. Импульсу генератора соответствует пауза в работе транзистора 11, которая не может быть меньше, чем время х, определяемое временем релаксации генератора. В ходе релаксации напряжение на втором выходе генератора(и на конденсаторе 13, от величины ко-орого зависит частота генератора) после достижения максимального своего уровня (эпюра 39) спадает до минимальной величины. Поэтому транзистор 1, если бы он управлялся только от выхода интегрального узла 5, повторил бы ту же паузу, которая была бы не меньшей г.Чтобы избежать снижения выходного напряжения при уменьшении входного, когда по условиям регулирования пауза в работе транзистора 1 должна стать меньше т, вплоть до нуля, управление транзистором осуществлено по двум ветвям, Первая - обычная: когда закрыт транзистор 11, ток 1 через резисторы 19, 20 открывает транзистор 16. что приводит к отпиранию транзистора 15, т,к. его базовый ток, протекающий через резистор 22, является частью коллекторного тока транзистора 16. Транзистор 15 шунтирует базо-эмиттерный переход транзистора 1 и он поддерживается закрытым. В открытом же состоянии транзистор 11 лишает базового тока транзистор 16 (ток от резистора 19 уходит на коллектор транзистора 11 и далее через него - на общую шину) и транзисторы 16, 15 будут закрыты, между тем как от входного вывода возникгет ток перехода эмиттер-база транзистора 14 через резистор 23, диод 30 (в блоке логики - см. фиг. 4).и через транзистор 11,Вторая ветвь приводится в действие с появлением паузы х . Импульс 38 дифференцируется (эпюра 40) и если коммутационный элемент выполнен на транзисторе (фиг. 2), то начальной частью полученного сигнала этот транзистор вводится в насыщение (эпюра 41). В случае реализации коммутационного элемента на тиристоре он включается от переднего импульса 38 - см, эпюру 42. Отыскание момента отключения ветви основано на исследовании процесса спадания пилообразного напряжения 39. В ходе этого процесса снижается потенциал базы транзистора 17 и он закрывается - эпюра 43. Находиться в закрытом состоянии транзистор 17 может до полного спадания пилообразного напряжения 39 и завершения перезаряда конденсатора 14, Транзистор 17 вновь сможет открыться от цепи базового тока этого транзистора () через резистор 24. Транзистор 18 во время закры 1820373того состояния транзистора 17 и при наличии базового тока 1 открывается (эпюра 44) и поскольку его йромежуток коллекторэмиттер включен параллельно выходу коммутационного элемента, то происходит следующее. Если имеем коммутационный элемент в виде транзистора, то он, как и транзистор 18 (у них обоих соединены эмиттеры и коллекторы) будут открыты каждый в свое время (эпюры 41, 44), но с перекрытием (что обеспечивается выбором постоянных времени цепей заряда конденсатора КС-цспи 26 и конденсатора 14). Тогда общее время, в течение которого второй вход блока логики 28 будет сообщен с общей шиной стабилизатора, исчисляется от момента открывания транзистора коммутационного элемента и до закрывания транзистора 18 - эпюра 45,В тиристорном исполнении,коммутационного элемента тиристор, впервые открывшись от переднего фронта импульса 38, мог бы оставаться в этом состоянии сколь угодно долго, но открывшийся транзистор 18 шунтирует его и, если действие запускающего импульса на управляющий электрод тиристора окончится раньше, чем закроется транзистор 18, то тиристор будет выключен и с закрыванием транзистора ихсовместный ток прекратится.Достаточно, чтобы хотя бы один из элементов: транзистор (тиристор) коммутационного элемент или транзистор 18 был открыт, как образуется цепь базового тока транзистора 14 (через резистор 23 и диод 31) и одновременно исключается шунтирование перехода база-эмиттер транзистора 14 со стороны транзистора 15, который закрывается вслед эа транзистором 16, т.к, его база окажется зашунтированной через диод 30 и находящийся в проводящем состоянии транзистор (тиристор) коммутационного элемента или транзистора 18. Пауза в работе ключевого регулирующего транзистора 1 будет исключена. Регулируемая пауза, уменьшаясь, например, при понижении первичного напряжения, сводится к нулю - см. эпюру 46. При выборе конкретного варианта исполнения коммутационного элемента во внимание могут быть приняты такие обстоятельства. Выполнение условия перекрытия открытых состояний транзистора коммутационного элемента и транзистора 18 приводит к удлинению результирующего времени суммарной проводимости коммутационного элемента и транзистора 18 относительно момента окончания релаксации (точки перехода нисходящей части пилообразного на 5 10 15 20 25 30 35 40 пряжения к восходящей). Поэтому если время работы ключа при определенном сочетании факторов регулирования (малый ток нагрузки и предельно большое первичное напряжение) потребуется меньшим, чем суммарное время проводимости коммутационного элемента и транзистора 18, то оно может быть не достигнуто,В тиристорном варианте, где постоянную времени цепей заряда и разряда конденсатора ЯС-цепи 26 и конденсатора 14 можно выбрать существенно меньшей (обеспечивающей лишь включение и гашение тиристора). общее время проводимости коммутационного элемента и транзистора 18 может не отличаться от т. Однако существуют ограничения в использовании тиристора в коммутационном элементе - по быстродействию имеющихся в настоящее время тиристоров и падению напряжения на них.Проблема увеличения динамического диапазона. регулирования при широких пределах изменения тока нагрузки и напряжения первичной сети на транзисторном коммутационном элементе разрешима в сочетании с возможностью управлять включением транзистора 18 исходя из уровня первичного напряжения (сети), Есть определенное пороговое значение этого напряжения, ниже которого транзистор 18 и, следовательно, транзистор 14 включаются во время г, а выше которого - не включаются. 7 Чтобы реализовать такое свойство (см. фиг, 5),применен пороговый измеритель напряженйя первичной.сети на операционном усилителе (35), который даже имеется в микросхеме ,иА 78340 (КР 1156 ЕУ 1). При номинальном напряжении сети или при более высоком его уровне напряжение на выходе операционного усилителя 35 нулевое и транзистор 18 не действует. Еслисравниваемое этим усилителем первичное напряжение (поделенное резистивным делителем 32) окажется меньшим, чем опорное напряжение (поступающее на неинвертирующий вход усилителя через резистор 33), то на выходе операционного усилителя появится напряжение и поскольку источником базового тока транзистора 18 1 в этом варианте исполнения выступает операционный усилитель 35, то транзистор 18 начинает работать, снижая длительность паузы ключевого транзистора (на периоде х). Там же, где включение транзистора 18 (и 1) вовремя т излишне (при повышенном сетевом напряжении и малой нагрузке), оно не производится. Транзистор 1 включается при этом в промежутке глишь частично за счет действия транзисто 1820373 1 О,Базовые токи транзисторов 16 и 17 ф и1 могут быть получены от различных источ- .нйков, например, 1, - от сети, а ток 5- отвыхода стабилизатора.Выходной транзистор 11 интегрального. узла 5 может быть как одиночный, так исоставной (состоящий из двух транзисторов). В микросхеме рА 78540 (К 1156 ЕУ 1) выходной транзистор именно составной. В этомслучае коллекторных выходов в интеграль ном узле два, оДин из которых используетсяв соответствии с настоящим изобретением,а другой - . в иных схемных решениях.Подключение выхода источника опорного напряжения к неинвертирующему входукомпаратора возможно как непосредственно(простейший вариант, принятый в прототипе),так и по иной схеме, привносящей дополнительные качества в стабилизатор.Описанный стабилизатор выгодно отличается от прототипа тем, что в нем сохраняется стабилизация выходного напряженияпри снижении входного напряжения до тех 2пор, пока оно будет выше выходного лишьна величину напряжения насыщения ключевого регулирующего транзистора и падениянапряжения на дросселе О С-фильтра, когда через него проходит только постоянныйток (а паузы в работе регулирующего транзистора прекратились), Еще больше преимуществ у стабилизатора появляется привведении в него порогового измерителяпервичного напряжения, так как существен. но расширяется диапазон нагрузки и первичного напряжения.Преимущества стабилизатора достигнуты несложным (с точки зрения количестваиспользованных элементов) путем. Его промышленная реализация возможна при незначительных затратах, т.к. принципиальноновыми являются схемные элементы 17, 18,20, 24, 25, 14, 2635, В своей совокупностиони составляют меньшую часть электрическбй схемы, а наибольшая часть остальныхэлементов вообще находится внутри микросхемы,иА 78340 (КР 1156 ЕУ 1). Нештатноевключение микросхемы для нее безопасно,т.к. не нарушаются режимы работы ее элементов,Формула изобретения 1. Понижающий стабилизатор постоянного напряжения с импульсным регулированием, содержащий соединенные последовательно между входным и выходным выводами регулирующий транзистор и О С-фильтр, блок управления, состоящий из первого резистивного делителя напряжения, включенного между выходным выводом и общей шиной, интегрального узла, выполненного на компараторе, логическом элементе 2 И, В."- триггере, источнике опорного напряжения, генераторе, выходном транзисторе и первом диоде, и из первого конденсатора, причем инвертирующий вход компаратора соединен с выходом первого резистивного делителя напряжения, неинвертирующий вход связан с выходом источника опорного3напряжения, а выход соединен с первым входом логического элемента 2 И, выход которого подключен к Я-входу Ю-триггера, генератор, формирующий на первом выходе отрицательные тактовые импульсы, а на втором выходе - пилообразное напряжение, первым выходом подключен к В-входу ВЯтриггера и второму входу логического элемента 2 И, а вторым выходом через первый конденсатор соединен с общей шиной, выход ВЯ-триггера подключен к базе выходного транзистора, о т л и ч а ю щ и й с я тем, что, с целью снижения нижнего предела входного напряжения, блок управления снабжен первым, вторым, третьим и четвертым транзисторами, из которых первый имеет проводимость р-п-р-типа, а остальные - проводимость п-р-п-типа, первым, вторым,третьим, четвертым, пятым, шестым и седьмым резисторами, вторым конденсатором,дифференцирующей ВС-цепью, коммутационным элементом и блоком логики, выполняющим следующие функции; где х 1, х 2 - сигналы на первом и втором входах блока логики соответственно;у 1, у 2 - сигналы на первом и втором выходах блока логики соответственно причем эмиттер первого транзистора соединен с входным выводом и с эмиттером регулирующего транзистора, имеющего проводимость р-п-р-типа, база второго транзистора, соединенная с первым выходом блока логики, через соединенные последовательно первый и второй резисторы подклюена к выводу для подключения источника базового тока второго транзистора, причем общая точка первого и второго резисторов соединена с первым входным выводом дифференцирующей ВС-цепи, с первым входом блока логики и с коллектором выходного транзистора, змиттер которого подключен к общей шине, с которой соединен также второй входной вывод дифференцирующей ВС-цепи и через первый диод- змиттер второго транзистора, к эмиттеру первого транзистора через последова1820373 12 тЛ 31 йь мс тельно соединенные третий и четвертый резисторы подключен коллектор второготранзистора, а общая точка этих резисторов - кбазе второго транзистора, база регулирующего транзистора и коллектор первого транзисторов соединены между собой и черезпятым резистор подключены к второму выходу блока логики, база третьего транзисто. ра через второй конденсатор подключена квторому выходу генератора и через шестой 10резистор - к выходу для подключения источника базового тока третьего транзистора,база четвертого транзистора соединена сколлектором третьего транзистора и черезседьмой резистор - с выводом для подключения источника базового тока четвертоготранзистора, выход дифференцирующейВС-цепи подключен к управляющему входукоммутационного элемента, выход которогосоединен с вторым входом блока логики и с 20коллектором четвертого транзистора, эмиттер которого подключен к общей шине, скоторой соединен также эмиттер третьеготранзистора.252, Стабилизатор по и. 1, о т л и ч а ю-.щ и й с я тем, что блок логики выполнен навтором, третьем и четвертом диодах, при.чем анод и катод второго диода использованы в качестве соответственно первого 30выхода и второго входа блока логики, анодытретьего и четвертого диодов соединенымежду собой и использованы в качестве второго. выхода блока логики, а катоды этихдиодов - в качестве соответственно первого 35и второго входов блока логики,3. Стабилизатор по и. 1 или 2. о т л ич а ю щ и й с я тем, что коммутационный элемент выполнен на пятом транзисторе, база и коллектор которого использованы в качестве соответственно управляющего входа и выхода коммутационного элемента, а эмиттер пятого транзистора подключен к общей шине.4. Стабилизатор по и, 1 или 2, о т л ич а ю щ и й с я тем, что коммутационный элемент выполнен. на тиристоре, управляющий электрод и анод которого использованы в качестве соответственно управляющего входа и выхода коммутационного элемента, а катод тиристора подключен к общей шине.5. Стабилизатор по пп. 1, 2, 3 или 4, о тл и ч а ю щ и й с я тем, что, с целью расширения диапазона по току нагрузки, в него введен второй резистивный делитель напряжения, включенный между входным выводом и общей шиной, восьмой.и девятый резисторы, а интегральный узел блока управления снабжен операционным усилителем, инвертирующий вход которого подключен к выходу второго резистивного делителя напряжения, а неинвертирующий вход через восьмой и девятый резисторы - соответственно к выходу источника опорного напряжения и к выходу операционного усилителя, использованного в качестве источника базового тока четвертого транзистора,6, Стабилизатор по пп. 1,2,3,4 или 5, отл и ч а ю щ и й с я тем, что связь инвертирующего входа компаратора с выходом источника опорного напряжения выполнена непосредственно, 1820373Корректор И. Шмако дота акто Заказ 2030 ВНИИПТираж Подписноесударственного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, Ж, Раушская наб., 4/5 оизводственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарин