Устройство аналого-цифрового преобразования с автоматическим выбором предела измерения

(5 ГОСУДАРСТВЕННОЕ ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ТЕНТНО ЕНИ К АВТОРС 7нический институтИ.Барнатовичльство СССР1/18, 1987.льство СССР1/18, 1986. ВОГО КИМ АЛОГО-ЦИФРО АВТОМАТИЧЕ ИЗМЕРЕНИЯсится к цифров ельной технико для преобразо сигналов в циф жения цифров аналоговыми к й ини мо- вания вы- алаНИЕ ИЗОБРУ. СВИДЕТЕЛЬСТВУ(46) 23.12.92. Бюл. М 4 (71) Минский радиотех (72) В.С.Яновский и Н, (56) Авторское свидете В 1425828, кл. Н 03 МАвторское свидете М 1379941, кл. Н 03 М (54) УСТРОЙСТВО АН ПРЕОБРАЗОВАНИЯ С ВЫБОРОМ ПРЕДЕЛА (57) Изобретечие отно форма ционно-измерит жет быть использован быстроизменяющихся код, а также для сопря числительных машин с ми, имеющими большой динамический диапазон. Цель изобретения - повышение скорости преобразования при одновременном расширении динамического диапазона. Устройство содержит блок 1 масштаба, аналоговое запоминающее устройство 2, аналого-цифровой преобразователь 3, арифметико-логический блок 4, блок 5 выбора масштаба, блок 16 синхронизации. Введение в устройство 12 анализа скорости и установление новых связей в блоке 5 выбора масштаба позволяат обеспечить за счет анализа мгновенных значений и скорости изменения напряжения сигнала управление коэффициентом передачи блока 1 масштаба с целью обеспечения минимальной приведенной погрешности и исключения перегрузки АЦП при данной скорости изменения входного сигнала. 2 з.п. ф-лы, 2 ил,30 35 40 50 55 Изобретение относится к цифровой информационно-измерительной технике и может быть использовано для преобразованиябыстроизменяющихся сигналов в цифровойкод, а также для сопряжения цифровых вычислительных машин с аналоговыми каналами, имеющими большой динамическийдиапазон сигнала.Известно устройство для аналого-цифрового преобразования, основанное на автоматическом управлении напряжениясмещения, подаваемого на вход аналогоцифрового преобразователя совместно свходным сигналом, что позволяет расширить динамический диапазон входныхсигналов и увеличить точность преобразования. Это устройство содержит блокизменения координаты положения, выполненный на суммирующем усилителе и ключах, аналого-цифровой преобразователь,постоянное запоминающее устройство,блок управления, выполненный на двух постоянных запоминающих устройствах и регистре памяти.Данное устройство обеспечивает высокую скорость преобразования, однако, непозволяет обеспечить высокую точностьпри малых значениях напряжения сигнала итем самым существенно расширитьдинами ческий диапазон, так как расширение рабочего диапазона происходит только вобласти больших напряжений, превышающих верхний предел работы аналого-цифрового преобразователя.Наиболее близким по технической сущности к изобретению является устройстводля аналого-цифрового преобразования савтоматическим выбором предела измерений, принцип работы которого основан наавтоматическом управлении коэффициентом. передачи блока масштаба путем предварительной оценки уровня входногосигнала и вычисления, исходя из этого, такого значения коэффициента передачи блока масштаба, которое обеспечитнаименьшее значение приведенной погрешности, Устройство содержит блок аналогового запоминания, блок масштаба,аналого-цифровой преобразователь, блоквыбора масштаба, включающий постоянноезапоминающее устройство, цифровой делитель, а также регистр, блок синхронизации,арифметико-логический блок, регистр масштаба, элемент ИЛИ, таймер,Это устройство характеризуется высокой точностью преобразования, однако онообладает малым быстродействием и не позволяет существенно расширить динамический диапазон устройства. Эти недостаткиобусловлены тем, что каждое преобразование производится за два цикла; в первом цикле - предварительное преобразование и вычисление коэффициента передачи блока масштаба, а во втором - собственно точное преобразование, что увеличивает соответственно полное время преобразования в 2 раза. Включение на входе устройства аналогового запоминающего устройства не позволяет обеспечить линейность характеристики преобразования при малых уровнях сигнала и тем самым ограничивает динамический диапазон входных сигналов,5101520. измерения, содержащее блок масштаба,Целью изобретения является повышение скорости преобразования при одновременном расширении динамического диапазона. Поставленная цель достигается тем, что в устройство аналого-цифрового преобразования с автоматическим выбором предела аналоговое запоминающее устройство, аналого-цифровой преобразователь, арифметико-логический блок, блок выбора масштаба и блок синхронизации, при этом первый выход аналого-цифрового преобразователя подключен к первому входу арифметико-логического блока и к первому входу блока выбора масштаба, второй вход аналогового запоминающего устройства и второй вход аналого-цифрового преобразователя соединены с шиной "Запуск", а выход арифметико-логического блока является выходкой шиной устройства, введен блок анализа скорости, при этом первый вход блока анализа скорости подключен к первому выходу блока синхронизации, второй выход которого подключен к третьему входу блока выбора масштаба, вход блока синхронизации подключен к второму выходу аналого-цифрового преобразователя, второй вход блока анализа скорости соединен с вторым выходом блока выбора масштаба, выход блока анализа скорости подключен к второму входу блока выбора масштаба, третий вход бло 45 ка формирования, первый вход блока масштаба и второй вход арифметика-логического блока подключены к первому выходу блока выбора масштаба, первый вход аналого-цифрового преобразователя соединен с выходом аналогового запоминающего устройства, первый вход которого подключен к выходу блока масштаба, второй вход блока масштаба является входной шиной устройства, при этом блок выбора масштаба выполнен на преобразователе кода, первым ПЗУ, регистре, сумматоре, втором ПЗУ и элементе И - НЕ, первый вход сумматора подключен к выходу первого ПЗУ, а второй вход сумматора и первый вход второго ПЗУ подключены к выходу регистра, выход сумматора подключен к первому входу регистра, второй вход регистра подключен к выходу элемента И - Н Е, выход регистра является первым выходом блока, первый вход первого ПЗУ подключен к выходу преобразователя кодов, второй вход первого ПЗУ является вторым входом блока, вход преобразователя кодов является первым входом блока, выход первого ПЗУ подключен к второму входу второго ПЗУ и является вторым выходом блока, первый вход элемента И-НЕ подключен к выходу второго ПЗУ, второй вход элемента И - НЕ является третьим входом блока, блок анализа скорости выполнен на ПЗУ, сумматоре и регистре, причем первый вход регистра подключен к выходу сумматора, а выход регистра подключен к второму входу сумматора, второму входу ПЗУ и является выходом блока, первый вход сумматора подключен к выходу ПЗУ, первый вход которого является вторым входом блока, второй вход регистра является первым входом блока,Предлагаемое устройство, по сравнению с прототипом, обеспечивает возможность повышения скорости преобразования и расширения динамического диапазона измеряемых сигналов за счет введения блока анализа скорости, нового алгоритма управления блоком масштаба, основанного на анализе мгновенных значений входного сигнала и скорости изменения входного сигнала, что позволяет организовать адаптив.ное управление блоком масштаба, при котором величина приведенной погрешности зависит от скорости изменения входного напряжения.На фиг,1 представлена структурная схема предлагаемого устройства; на фиг.2 - временная диаграмма его работы.Устройство аналого-цифрового преобразования с автоматическим выбором предела измерения (фиг,1) включает блок. 1 масштаба, аналоговое запоминающее устройство 2, аналого-цифровой преобразователь 3, арифметико-логический блок 4, блок 5 выбора масштаба, включающий преобразователь кодов 6, первое ПЗУ 7, сумматор 8, регистр 9, второе ПЗУ 10, элемент И - НЕ 11; а также блок 12 анализа скорости, включающий ПЗУ 13, сумматор 14, регистр 15, а также блок синхронизации 16, входную клемму запуска 17, выходную клемму 18 и входную клемму 19, Первый выход аналогоцифрового преобразователя 3 подключен к первому входу арифметика-логического блока 4 и первому входу блока 5 выбора масштаба, а второй вход аналогового запоминаЮщего устройства 2 и второй вход аналого-цифрового преобразователя 325 Первый вход сумматора 8 и первый вход второго ПЗУ 10 подключены к выходу реги 30 35 40 45 50 скорости.Практическая реализация всех охарактеризованных функциональных блоков 55 5 10 15 20 подключены к шине 17 запуска. Выход арифметико-логического блока 4 является входной шиной 19 устройства. Первый выход блока 12 анализа скорости подключен к первому выходу блока 16 синхронизации, второй выход которого подключен к третьему входу блока 5 выбора масштаба, а вход блока 16 синхронизации подключен к второму выходу аналого-цифрового преобразователя 3. Второй вход блока 12 анализа скорости соединен с вторым выходом блока 5 выбора масштаба,Выход блока 12 анализа скорости подключен к второму входу блока 5 выбора,масштаба, а первый вход блока 1 масштаЬа и второй вход арифметико-логического блока 4 подключены к первому выходу блока 5 выбора масштабе. Пераый вход аналогоцифрового преобразователя 3 соединен с выходом аналогового запоминающего устройства 2, первый вход которого подключен к выходу блока 1 масштаба, а второй вход блока 1 масштаба является еходиой клеммой 19 устройства. стра 9. Второй вход регистра 9 подключен к выходу элемента И - НЕ 11, выход регистра 9 является первым выходом блока 5 выбора масштаба. Первый вход первого ПЗУ 7 является вторым входом блоке 5 выбора масштаба, вход преобразователя кодов 6 является первым входом блока 5 выбора масштаба. Выход первого ПЗУ 7 подключен к второму входу второго ПЗУ 10 и является вторым выходом блока 5 выбора масштаба, Первый вход элемента И-НЕ 11 подключен к выходу второго ПЗУ 10, а второй вход элемента И-ЙЕ 11 является третьим входом блока 5 выбора масштаба.Вход регистра 15 подключен к выходу сумматора 14, а выход регистра 15 подключен к второму вхп у сумматора 14, второму входу ПЗУ 13 иявляется выходом блока 12 анализа скорости. Первый вход сумматора 14 подключен к выходу ПЗУ 13, первый вХод которого является вторым входом блока 12 анализа скорости, второй вход регистра 15 является первым входом блока 12 анализа устройства аналого-цифрового преобразования с автоматическим выбором предела измерения на более низком структурном уровне, чем это показано на фиг,1 и изложено выше, известна,Блок 1 масштаба представляет собой программируемый усилитель, Блок 2 аналогового запоминающего устройства можетбыть реализован на интегральной микро- тем более низким должен быть выбран расхеме К 1100 СК 2. Блок 16 синхронизации бочий интервал квантования, т,е, такой инможет быть реализован на ждущем мульти- тервал, в котором должны находиться всевибраторе К 155 АГЗ. ПЗУ 7, 10 и 13 могут текущие выборки сигнала. По мере изменеПЗУ с гбыть выполнены на любом интегральном 5 ния скорости изменения сигна а 3с организацией 256 х 4 (например, ся, соответственно, и рабочий интервалК 556 РТ 4) и), преобразователь 6 кодов может квантования. Таким образом, осуществляетбыть выполнен на интегральном ПЗУ с орга- ся адаптивное управление коэффициентомнизацией не менее 4096 х 4 или реализован передачи блока масштаба с целью обеспена комбинационной схеме дешифрации, В 10 чения минимальной приведенной погрешкачестве сумматоров 8, 14 может быть ис- ности преобразования и исключенияпользован арифметический 4-разрядный перегрузки АЦП при данной скорости измесумматор К 155 ИМ 1, в качестве регистров 9 нения входного сигнала,и 15 - регистры К 155 ИР 15, Включение блока 1 масштаба непосредСущность изобретения заключается в 15 ственно на вход устройства позволяет увеследующем, С точки зрения обеспечения личить динамический диапазон, так как внаименьшей приведенной погрешности этом случае динамический диапазон опреаналого-цифрового преобразования управ- деляется диапазоном значений коэффициление коэффициентом передачи блока мас- ента передачи блока 1 масштаба, точностьюштаба должно осуществляться таким 20 установки коэффициента передачи и шумообразом, чтобы при любых значениях вход- выми свойствами блока масштаба и можетного сигнала на входе устройства значение быть достаточно большим,напряжения на входе аналого-цифрового Устройство работает следующиМ обрапреобразователя АЦП) 3 находилось как зом. Поприходуочередногоимпульсазапуможно ближе к верхнему пределу рабочего 25 сга по шине 17 производится фиксациядиапазона АЦП. Разбивают весь диапазон выходного напряжения блока 1 масштаба ввходных напряжений АЦП на и интервалов, аналоговом запоминающем устройстве 2 игде и - количество разрядов АЦП, и считают, преобразование его в цифровой код аналочто некоторая 1-я выборка с весом старшего го-цифровым преобразователем 3, Блок 1разряда К находится в К-м интервале кван масштаба управляется 4-разрядным кодомтования. Чем выше находится интервал и обеспечивает изменение коэффициентаквантования выборки, тем меньшее значе- передачи от 1 до 2", при этом коэффициентние имеет приведенная погрешность, и с передачиможетприниматьзначенияизслеточки зрения порядкового номера интерва- дующего ряда: 1, 2, 4, 8, 16, 32. 32768.ла квантования можно оценивать приведен Результат аналого-цифрового преобразованую погрешность квантования, ния поступает на вход преобразователя коУправление коэффициентом передачи дов 6, где осуществляется кодированиеблока масштаба осуществляется таким об- текущего интервала квантования двоичнымразом, чтобы каждая текущая выборка нахо-разрядным кодом (табл. 1). С выхода предилась в самом верхнем интервале. С этой 40 образователя 6 кодов код интервала постуцелью после каждого такта аналого-цифро- пает на первый вход ПЗУ 7, на второй входаого преобразователя осуществляется ана- которого с блока 12 анализа скорости подализ значения полученной выборки и ется 4-разрядный код рабочего интервала, вопределяется соответствующий ей интер- котором должна находиться текущая выборвал квантования. Затем вычисляется новое 45 ка, ПЗУ 7 осуществляет формирование 4 значение коэффициента передачи блока 1 разрядного кода коррекции коэффициентамасштаба таким образом, чтобы следующая передачи блока 1 масштаба. Прошивка ПЗУвыборка, взятая через постоянноезначение 7 приведена в табл, 2. Код коррекции с вывремени дискретизации, оказалась в и-м ин- хода ПЗУ 7 поступает на второй вход сумматервале квантования. Очевидно, что при бы тора 8, на первый вход которого подаетсястроизменяющемся напряжении на входе код коэффициента передачи блока 1 масшустройства за время между двумя соседни- таба, который хранится в регистре 9. В этомми выборками она может выйти за верхний случае, если текущая выборка попала в инпредел и-го интервала квантования и, соот- тервал квантования, который на данныйветственно, за рабочий диапазон АЦП, и в 55 моментопределенкакрабочий,тоформируэтом случае значение такой выборки будет емый код коррекции равен 0000, таким обискажено, С целью предотвращения пере- разом, после суммирования всумматоре 8 сгрузки блока АЦП осуществляется анализ коэффициентом передачи блока 1 масштабаскорости изменения входного напряжения. в регистр 9 будет переписано то же значеЧем выше скорость изменения напряжения, ние, Если интервал квантования текущейвыборки оказался ниже рабочего интервала, например, на один интервал, это значит,чта коэффициент передачи блока 1 масштаба должен быть увеличен в два раза и формируемый код коррекции ПЗУ 7 будет равен 50001. Если интервал квантования текущейвыборки на один интервал выше рабочегоинтервала, то в ПЗУ 7 формируется код1111, который представляет собой дополнительный код числа - 1 и, будучи просуммирован в сумматоре 8 со значением кодакоэффициента передачи, уменьшит ега на 1,что соответствует уменьшению коэффициента передачи в 2 раза. Код коэффициентапередачи с регистра 9 поступает на второй 15вход блока 1 масштаба и определяет темсамым требуемый коэффициент передачи,который должен быть установлен к приходуследующего импульса запуска АЦП 3 и аналогового запоминающего устройства 2. Запись в резистор 9 осуществляется сигналомс блока 16 синхронизации,Блок 16 синхронизации запускаетсясигналом окончания преобразования АЦПЗ.При этом сигнал на втором выходе блока 2516 синхронизации появляется с задержкойотносительно сигнала на первом выходе навеличину, равную времени установления влогических элементах блока 5 выбора масштаба. Сигнал на первом выходе блока 16 30появляется соответственно с такой же задержкой относительно входного сигнала.Код коррекции с выхода ПЗУ 7 поступает на первый вход ПЗУ 10, на второй входкоторого подается кад коэффициента передачи с выхода регистра 9, Прошивка ПЗУ 10. приведена в табл, 3. ПЗУ 10 формирует сигнал запрета записи, который подается напервый вход элемента И-НЕ 11, в результате чего сигнал окончания преобразования с 40второго выхода АЦП не проходит на входзаписи регистра 9. Формирование сигналазапрета записи осуществЛяется следуюЩимобразом. При значениях кода коэффициента передачи, близких к крайним значениям 450000 и 1111 при некоторых значениях кодакоррекции, отличных ат 0000, возможнополучение инверсных значений кода коэффициента передачи, что приведет к неработоспособности устройства, Для исключения 50этого в ПЗУ 10 производится анализ текущего значения кода коэффициента передачи икода коррекции, и при коде коррекции,большем некоторого значения для данногокода коэффициента передачи, на выходе 55формируется сигнал низкого уровня. Так,например, если код коэффициента передачиравен 1101, то при значении кода коррекции0011, 0100, 0101 и более прохождение сигнала записи будет заблокировано, так как на выходе сумматора 8 произойдет переполнение, Аналогично происходит формирование сигнала блокирования записи при переходе через нижний предел диапазона изменения кода коэффициента передачи,Код коэффициента передачи с первого выхода блока 5 выбора масштаба поступает на второй вход арифметика-логического блока 4, в котором осуществляется преобразование данных с учетом коэффициента передачи блока масштаба. При этом код блока 3 АЦП представляет собой мантиссу числа, а код коэффициента передачи - порядок по основанию 2.Кад коррекции текущего интервала с второго выхода блока 5 выбора масштаба подается на второй вход блока 12 анализа скорости, в котором осуществляется формирование кода рабочего интервала. Код коррекции коэффициента передачи с выхода ПЗУ 7 поступает на первый вход ПЗУ 13, на второй вход которого подается код рабочего интервала с выхода регистра 15. ПЗУ 13 формирует код коррекции рабочего интервала, который подается на первый вход сумматора 14, в котором, в свою очередь, происходит его суммирование с кодом рабочего интервала. Прошивка ПЗУ 13 приведена в табл. 4.Как видно из данных табл. 4, устанавливаемое значение кода рабочего интервала определяется кодом коррекции текущего интервала(т.е. скоростью изменения напряжения на входе устройства) и значением кода рабочего интервала на предыдущем такте преобразования, При больших значениях кода коррекции текущего интервала, т,е. при большой скорости изменения напряжения рабочий интервал устанавливается в середине диапазона рабочих интервалов квантования АЦП. При малых скоростях изменения код рабочего интервала становится равным 10, что обеспечит один защитный интервал квантования. При появлении в этом случае на входе устройства положительного скачка напряжения са скоростью нарастания не более 6 дБ за период аналого-цифрового преобразования перегрузка блока 3 АЦП будет исключена.Так как сначала производится запись кода рабочего интервала в регистр 15, а затем запись кода текущего интервала в регистр 9, то формирование кода текущего интервала осуществляется в следующей последовательности, На 1-м такте аналогоцифрового преобразования производится формирование в ПЗУ 7 када коррекции текущего интервала на основании кода рабочего интервала, сформированного на (1 - Ц такте. Затем па сформированному кадрекции текущего интервала формируется изаписывается в регистр 15 новый код рабочего интервала. После этого формируется изаписывается в регистр 9 значение кода текущего интервала квантования, которое уже 5будет соответствовать новому значению кода рабочего интервала,Максимальное значение скорости изменения напряжения на входе устройствасоставляет 36 дБ эа один такт аналого-цифрового преобразования. Время аналогоцифрового преобразования сокращено в 2раза по сравнению с прототипом. Крометого, в отличие от прототипа точность преобразования при малых значениях сигнала 15определяется только точностными характеристиками блока масштаба и ограничивается его уровнем шумов. В прототипеминимальное значение преобразуемогосигнала определяется линейностью аналогового запоминающего устройства и при современной компонентной базе не менеечем на 1 - 2 порядка выше, чем в предлагаемом устройстве,Формула изобретения 251. Устройство аналого-цифрового преобразования с автоматическим выборомпредела измерения, содержащее блок масштаба, блок аналогового запоминающегоустройства, арифметика-логический блок, ЗОблок выбооа масштаба, блок синхронизации и аналого-цифровой преобразователь,информационный выход которого соединенс первым входом арифметико-логическогоблока и с первым входом блока выбора мас- З 5штаба, входы запуска аналогового запоминающего устройства и аналого-цифровогопреобразователя являются шиной "Запуск",выход арифметико-логического блока является выходной шиной, отл ича ю ще ес я 40тем, что, с целью увеличения скорости преобразования при одновременном расширении динамического диапазона, в неговведен блок анализа скорости, первый входкоторого подклочен к первому выходу блока синхронизации, второй выход которогосоединен с вторым входом блока выборамасштаба, а вход - подключен к выходу "Конец преобразования" аналого-цифровогопреобразователя, второй вход блока анали за скорости соединен с первым выходом блока выбора масштаба, выход блока анализа скорости подключен к третьему входу блока выбора масштаба, первый вход блока масштаба и второй вход арифметико-логического блока подключены к второму выходу блока выбора масштаба, информационный вход аналого-цифрового преобразователя соединен с выходом аналогового запоминающего устройства, информационный вход которого подключен к выходу блока масштаба, второй вход которого является входной ШИНОЙ.2. Устройство по п,1, о т л и ч а ю щ е ес я тем, что блок выбора масштаба выполнен на преобразователе кода, первом и втором постоянных запоминающих устройствах, регистре, элементе И-НЕ и сумматоре, первый вход которого подключен к выходу первого постоянного запоминающего устройства, Обьединен с первым входом второго постоянного запоминающего устройства и является первым выходомблока, а второй вход сумматора и второй вход второго постоянного запоминающего устройства подключены к выходу регистра, который является вторым выходом блока, выход сумматора подключен к первому входу регистра, второй вход которого подключен к выходу элемента И - НЕ, первый вход которого подключен к выходу второго постоянного запоминающего устройства, а второй вход - является вторым входом блока, первый вход первОГО пОстОяннОГО запоминающего устройства подключен к выходу преобразователя кодов, вход которого является первым входом блока, второй вход первого постоянного запоминающего устройства является третьим входом блока.3, Устройство по п.1, о т л и ч а ю щ е ес я тем, что блок анализа скорости выполнен на последовательно соединенных по-., стоянном запоминающем устройстве, сумматоре и регистре, выход которого является выходом блока, а его первый вход - первым входом блока, вторым входом которого является первый вход постоянного запоминающего устройства, второй вход которого и второй вход сумматора объединены и подключены к выходу регистра,1783610 16 Таблица 4 Риг.2 оставитель В.Ясновскиехред М,Моргентал Корректор Н,Ревская едактор Г,Бельская Заказ 4521 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., 4/5 роизводственно-издательский комбинат "Патент", г. Ужго