Устройство синхронизации цифрового сигнала

(51)5 Н 04 .3 3 ГОсудАРстВенный кОмитетПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ овые сирис. 3.2 ЗАЦИИ(71) Московский институт связи(54 УСТРОЙСТВО СИНХРОНИЦИФРОВОГО СИГНАЛА,и может быть использовано в цифровых системах передачи для устранения фазовогодрожания. Цель изобретения - повышение точности синхронизации цифрового сигнала путем снижения фазового дрожания. Устройство синхронизации цифрового сигнала содержит фазовый дискриминатор 1, элемент ИЛИ 2, регистр сдвига 3, формирователи сигнала считывания,при опережении и запаздывании фазы 4 и 5, блок выбора 6 режима работы, элемент задержки 7, К элементов И 81-8 к, Цель достигается эа счет того, что осуществляется запись информационного сигнала, подверженного фаэовому дрожанию, в ячейки памяти (регистр сдвига), изменяющаяся во времени хранения двоичного сигнала в регистре сдвига и выдачи синхронизированного информационного сигнала на выход устройства, 2 ил.ЗИзобретение относится к технике связии может быть использовано в цифровых системах передачи для устранения фазовогодрожания.Известны устройства синхронизациицифрового сигнала, содержащие секционную линию задержки, схему ИЛИ и узлы"Запрет",Недостатком устройства является небольшая точность и диапазон синхронизации.Наиболее близким по технической сущности к предлагаемому устройству являетсяустройство, содержащее фазовый дискриминатор (временной детектор), регистрсдвига (запоминающее устройство) и элемент ИЛИ. Устройство позволяет синхронизировать цифровые сигналы, имеющиенебольшие отличия в скорости.Недостатком устройства является небольшая точность синхронизации в условиях интенсивного фазового дрожанияцифровых сигналов, Кроме того, в известном устройстве имеет место появление собственного фазового дрожания за счетневозможности полного подавления переменных составляющих в управляющем напряжении. Это дополнительно снижаетточность синхронизации цифрового сигнала,Цель изобретения - повышение точности синхронизации цифрового сигнала путем снижения фазового дрожания.На фиг. 1 изображена структурная схема устройства синхронизации цифровогосигнала; на фиг. 2 - временные диаграммыработы.Устройство состоит (фиг. 1) из фазовогодискриминатора 1, элемента ИЛИ 2, регист.ра сдвига 3, формирователя 4 сигнала считывания при опережении фазы,формирователя 5 сигнала считывания призапаздывании фаз, блока выбора б режимаработы, элемента задержки 7, К элементовИ 81 8 к. Работа устройства осуществляется следующим образом.Перед началом работы все триггеры,счетчики и регистр сдвига, входящие в устройство, сброшены в исходное состояние,При этом на первом считывающем выходе формирователя 4, а также на первомсчитывающем выходе формирователя 5имеют место уровни "1", На всех остальныхсчитьвающих выходах формирователей 4 и5 имеют место уровни "0". Под действиемуровней "1" с первых считывающих выходовформирователей 4 и 5 оказывается открытым четвертый элемент И 84, Остальные элементы И будут закрыты, вследствие подачи на их первые входы уровней "0" со считывающим выходом формирователей 4 и 5,На информационный вход устройствапоступает цифровой сигнал (фиг. 2 а). На5 первый тактовый вход устройства подаютсятактовые импульсы, выделенные с помощьювнешнего устройства (ВТ 4) из информационных импульсов и подверкенные как и информационные импульсы фазовому10 дрожанию (фиг. 2 б). На второй тактовыйвход устройства поступают высокостабильные тактовые импульсы (фиг, 2 в) от местноговнешнего генератора, имеющего фазовуюавтоподстройку частоты, На управляющий15 вход устройства в течение всего времениработы подается от внешнего устройствалибо уровень "1", либо уровень "0". Гри помощи данных сигналов создаются два режима работы устройства, когда имеет местопереполнение регистра сдвига 3. В этом20 случае с целью уменьшения потерь информационных символов устройство автоматически переходит либо в режим передачицифрового сигнала без подавления фазового дрокания ("0" на управляющем входе),25 либо в режим с "проскальзыванием" ("1" наупра вля ющем входе).В фазовом дискриминаторе 1 осуществляется обнаружение моментов опереженияили запаздывания фазы тактовых импуль 30 сов с фазовым дрожанием (фиг, 2 б) относительно высокостабильных тактовыхимпульсов (фиг, 2 в), на значения, кратные 2.В моменты опережения фазы тактовых импульсов (фиг. 2 б) на 2, 3, б и т.д., по отноше 35 нию фазы высокостабильных тактовыхимпульсов(фиг,2 в) на первом выходе фазового дискриминатора 1 появляются короткие импульсы (2 г). В моменты запаздыванияфазы тактовых импульсов (фиг. 2 б) на 2, 4, б40 и т.д. по отношению фазы высокостабильных тактовых импульсов (фиг. 2 в) на второмвыходе фазового дискриминатора 1 появляются короткие импульсы (фиг, 2 д),На управляющих входах формировате 45 лей 4 и 5 имеют место уровни "1", а науправляющем выходе блока выбора б уровень "О". Под действием данного уровня,поступающего на первые управлякщие входы формирователей 4 и 5, эти блоки не фун 50 кционируют.Цифровой сигнал с информационноговхода устройства проходит через элементзадеркки 7 на информационный вход регистра сдвига (РС) 3. На тактовый вход РС 355 поступают тактовые импульсы, подверкенные фазовому дрожанию (фиг. 2 б) с тактового выхода блока выбора б (при наличии науправляющем входе устройства уровня "О"),На четвертом такте информационный импульс, поступивший на вход РС 3, появляется на выходе четвертой ячейки РС 3(четвертом выходе РС). Импульсы с фазовым дрожанием с четвертого выхода РС 3 проходят через открытый четвертый элемент И 84 и элемент ИЛИ 2 на выход устройства,Рабочий режим устройства, связанный с подавлением фазового дрожания, наступает при смене знака приращения фазы в информационных импульсах (фиг. 2 а) от запаздывания к оперекению, Признаком смены знака приращения фазы от запаздывания к опережению является прекращение импульсов на втором выходе фазового дискриминатора и появление импульсов на первом выходе фазового дискриминатора 1.На временных диаграммах такой случай имеет место, например, с появлением импульса 1 или импульса 4 (фиг. 2 г), Под действием импульса 1 или 4 (фиг. 2 г).поступающего на первый синхронизирующий вход блока выбора б, на управляющем выходе данного блока появляется уровень "1". Этот уровень обозначает переход уст, - ройства в рабочий режим с подавлением фазового дрожания в цифровом сигнале,На тактовом выходе блока выбора б . (тактовом входе РС) появляются высокостабильные тактовые импульсы (фиг. 2 в), под действием которых информационные импульсы, поступающие на информационный вход РС 3, записываются в него и продвигаются с каждым тактовым импульсом вдоль РС 3.Рассмотрим отрезок времени, когда фаза информационных импульсов (фиг. 2 а) непрерывно опережает моменты появления высокостабильных тактовых импульсов на втором тактовом входе устройства (фиг. 2 в), В этом случае тактовые импульсы на первом тактовом входе устройства (фиг; 2 б) также опережают по фазе тактовые импульсы на втором тактовом входе устройства (фиг. 2 в),При поступлении на информационный вход РС 3 информационного символа 1 ("0", фиг. 2 а) он записывается в первую ячейку РС под действием тактового импульса 1(фиг. 2 в), Если бы изменение фазы между информационными и тактовыми импульсами (фиг. 2 а, в) не происходило, то за 4 такта информационный символ 1 оказался бы на четвертом выходе РС 3 и далее на выходе устройства. Однако, при изменении фазы происходит иначе, С приходом информационного импульса 2 ("1") он не может быть записан в РС 3, так как тактовый импульс 2 (фиг, 2 в) появляется только после того, как информационный импульс 2 оканчивается. Для записи этого информационного импульса в РС 3 используем тактовый импульс51015 20 Информационный вход 2 (фиг. 2 а) появляется на первом выходе РСЗ. Одновременно информационный импульс 1 (фиг, 2 а) оказывается сдвинутым во вторую ячейку РС 3 и появляется на втором выходе РС. Поскольку информационный импул ьс 1 (фиг.2 а) появился на первом выходе РС 3 в момент появления тактового импульса 1 (фиг.2 в), а заменяется на информационный импульс 2 (фиг, 2 а) в момент появления тактового импульса 3 (фиг, 26), то длительность данного информационного импульса оказывается меньше длительности тактового интервала стабильной последовательности (фиг. 2 в).Тактовый импульс 3 (фиг. 2 б) с первого выхода фазового дискриминатора 1 поступает также на первые тактовые входы формирователей 4 и 5, однако, заставляет сработать только формирователь 4. На втором считывающем выходе формирователя 4 появляется уровень "1", а на первом выходе - уровень "0", Следствием этого будет открытие пятого элемента И 8 ь и закрытие четвертого элемента И 84.Далее под действием тактового импульса 2(фиг,2 в) происходитзапись информационного импульса 3 (фиг. 2 а) в ячейку РС 3. Одновременно информационный импульс 1 оказывается сдвинутым в третью ячейку РС 3, а информационный импульс 2 во вторую ячейку РС 3,С приходом тактового импульса 3 (фиг.2 в) происходит запись информационного 30 35 40 45 50 55 3 (фиг. 2 б) тактовой последовательности, флуктуирующей по фазе. Запись в РС 3 оказывается возможной благодаря небольшой задержке (элемент задержки 7) информационных импульсов относительно тактовых импульсов на первом тактовом входе устройства.Выделение тактового импульса 3 (фиг, 2 б). служащего для записи информационного импульса 2 (фиг, 2 а) в РС З,осуществляется при помощи фазового дискриминатора 1, Признаком для такого выделения является наличие двух подряд тактовых импульсов 2 и 3 (фиг. 2 б) между тактовыми импульсами 1 и 2 (фиг. 2 в). В этот момент тактовые импульсы, показанные на фиг. 2 б, опережают напериод тактовые импульсы, изобракенные на фиг. 2 в.Тактовый импульс 3 (фиг, 2 б) с первого выхода фазового дискриминатора 1 (фиг. 2 г) поступает на первый синхронизирующийвход блока выбора б и далее с его тактового выхода подается на тактовый вход РС 3, Под действием данного импульса происходит запись информационного импульса 2 (фиг, 2 а) в РСЗ,10 20 40 50 55 импульса 4 (фиг. 2 а) в первую ячейку РС 3. Одновременно осуществляется сдвиг информационного импульса 1 в четвертую ячейку РС 3, информационного импульса 2 в третью ячейку РС 3, а информационного импульса 3 во вторую ячейку РС,Запись информационного импульса 5 в первую ячейку РС 3 производится при помощи тактового импульса б (фиг, 2 б), который появляется на первом выходе фазового дискриминатора 1(фиг. 2 г). При этом информационные импульсы 1, 2, 3, 4 (фиг, 2 а) оказываются сдвинутыми соответственно в 5, 4, 3, 2 ячейки РС 3.Под действием тактового импульса 6 (фиг. 2 б) или,что то же самое,под действием импульса 2 (фиг. 2 г) на третьем считывающем выходе БФССОФ 4 появляется уровень "1", а на втором считывающем выходе устанавливается уровень "0", Вследствие этого открывается шестой элемент И 86 и закрывается пятый элемент И 85.С приходом тактового импульса 4 (фиг, 2 в) происходит запись информационного импульса 6 (фиг, 2 а) в первую ячейку РС 3. При этом информационные импульсы 1,2, 3, 4, 5 (фиг. 2 а) оказываются сдвинутыми соответственно в б, 5, 4, 3, 2 ячейки РС 3. И нформационный импульс 1 с шестого выхода РС 3 прикладывается к второму входу шестого элемента И 8 г и проходит через него и элемент ИЛИ 2 на выход устройства (фиг. 2 е),Далее под действием тактового импульса 5 (Фиг. 2 в) производится запись информационного импульса 7 (фиг. 2 а) в первую ячейку РС 3. Одновременно осуществляется сдвиг информационных импульсов 2, 3, 4, 5, б соответственно в ячейки б, 5, 4, 3, 2 РС. Информационные импульсы 1 (фиг, 2 а) сдвигатотся из шестой ячейки в седьмую, а на выходе шестой ячейки РС 3 появляется информационный импульс 2, который проходит через открытый шестой элемент И 8 е и элемент ИЛИ 2 на выход устройства,Зались информационного импульса 8 (фиг. 2 а) в первую ячейку РС 3 осуществляется при помощи тактового импульса 9 (фиг, 2 б), который появляется на первом выходе фазового дискриминатора 1. При этом информационные импульсы 2, 3, 4, 5, б, 7(фиг.2 а) сдвигаются соответственно в 7, б, 5, 4, 3, 2 ячейки РС.З,Под действием тактового импульса 9 (фиг, 2 б) на четвертом считывающем выходе Формирователя 4 появляется уровень "1", а на третьем считывающем выходе формирователя 4 устанавливается уровень "0". Вследствие этого открывается седьмой элемент И 87 и закрывается шестой элемент И 8 ь. Информационный импульс 2, сдвинутый из шестой ячейки в седьмую, продолжает поступать на выход устройства, так как вместе со сдвигом этого импульса произошло переклточение с шестого элемента И 86 на седьмой элемент И (не показан). Смена информационного импульса 2 на информационный импульс 3 (фиг. 2 а) на выходе седьмого элемента И происходит под действием тактового импульса 6 (фиг. 2 а). Далее работа схемы происходит аналогично Рассмотрим теперь работу устройствана отрезке времени, когда фаза информационных импульсов(фиг. 2 а) отстает от моментов появления высокостабильных тактовых импульсов (фиг. 2 в), Мгновенная частота флуктуирующих по фазе тактовых импульсов (фиг. 2 б) оказывается на этом интервале нике, чем тактовая частота стабильной последовательности (фиг, 2 в), В результате будет иметь место такое положение, когда между двумя импульсами (например, 19 и 20) тактовой последовательности, показанной на фиг. 2, уменьшаются два импульса (например, 17 и 18) тактовой последовательности, показанной на фиг. 2 в.При наличии сдвоенных тактовых импульсов стабильной последовательности (например 17 и 18, фиг. 2 в) происходит двухкратная запись одного и того же информационного импульса (например, 19, фиг, 2 в) в РС 3. Для избежания этого необходимо из сдвоенных тактовых импульсов (фиг. 2 в) перед их подачей на тактовый вход РС 3 устранить второй импульс (например 18,фиг, 2 в). С этой целью импульсы (например 18, фиг, 2 в) с второго выхода фазового дискриминатора 1 подаются на второй синхронизирующий вход блока выбора б, Под воздействием данных импульсов в блоке выбора б осуществляется устранение из тактовой последовательности (фиг. 2 в), подаваемой на второй тактовый вход блока выбора, импульсов 15, 18, 21 (фиг. 2 в), которые теперь не поступают на тактовый вход РС 3,Работа устройства с момента появления тактового импульса 16 (фиг, 2 в), Под воздействием да тного импульса осуществляется запись информационного импульса 18 (фиг.2 а) в первую ячейку РС 3, Одновременно осуществляется сдвиг информационных импульсов 13, 14, 15, 16, 17 соответственно в ячейки 6, 5, 4, 3, 2 регистра сдвига. Поскольку в этом время открытым оказывается только шестой элемент И Яь то информационный импульс 13 (фиг, 2 а, е) с шестого выхода РС 3 проходит через данныи элемент, а также элемент ИЛИ 2 на выход устройства.С приходом тактового импульса 17(фиг, 2 в) происходит зались информационного импульса 19 в первую ячейку РС 3, Прс, этом информационные импульсы 14, 15, 16, 17, 18 оказываются сдвинутыми соответственно в б, 5, 4, 3, 2 ячейки РС 3. Информационный импульс 14 (фиг. 2 а) проходит через открытый шестой элемент И 86 и элемент ИЛИ 2 на выход устройства, сменяя информационный импульс 13 (фиг. 2 а, е),Поскольку тактовый импульс 18 (фиг. 2 а) отсутствует в импульсной последовательности, подаваемой на тактовый вход РС 3, то повторной записи информационного импульса 19 (фиг, 2 а) не происходит, Не происходит также сдвига информационных импульсов, записанных в б, 5, 4, 3, 2 ячейки РСЗ;Однако необходимо передать на выход устройства очередной информационный импульс 15 (фиг. 2 а, е), который находится в пятой ячейке РС 3. Для этого используют переключение с шестого элемента И 86 на пятый элемент И 85, который своим вторым входом подключен к пятой ячейке РС 3. Переключение осуществляется под действием тактового импульса 18 (фиг. 2 в), поступающего с второго выхода фазового дискриминатора на второй тактовый вход БФССОФ 4, На втором считывающем выходе БФССОФ 4 появляется уровен. "1", под действием которого открывается пятый элемент К 85. С приходом тактового импульса 19 (фиг.2 в) происходит запись информационного импульса 20 в первую ячейку РС 3. Одновременно осуществляется сдвиг информационных импульсов 16, 17, 18, 19 соответственно в ячейки 5, 4, 3, 2 РС 3. Информационный импульс 16 (фиг. 2 а, е) проходит через открытый пятый элемент И 85 и элемент ИЛИ 2 на выход устройства. Далее работа схемы происходит аналогично,Сравнивая временную диаграмму, показанную на фиг, 2 в, с временными диаграммами, изображенными на фиг. 2 а и б, видно, что максимальное значение оперекения фазы информационных импульсов (фиг, 2 а) относительно высокостабильных тактовых импульсов (фиг. 2 в) на одном временном отрезке приблизительно равно максимальному значению запаздывания фазы информационных импульсов (фиг, 2 а) на другом временном отрезке и равно трем тактовым интервалам. Это положение отражено на графике, показанном на фиг. 2 к. Данный график соответствует огибающей фазового дрожания (фазовой модуляции), содержащегося в цифровом сигнале, ем фазы в сторону опережения, в работу должны включиться также элементы И, находящиеся слева от четвертого элемента И 84, причем номер включаемого элемента И 20 определяется величиной разности между 40 50 5 10 15 25 30 35 В случае равенства или преобладания отклонения фазы в сторону опережения над отклонением фазы в сторону запаздывания (что видно по характеру изменения полуволны огибающей фазового дрожания на фиг, 2 к, когда, например, положительная полуволна имеет большую величину, чем отрицательная полуволна), в работу включаются только элементы И справа от четвертого элемента И 84, причем номер включаемого элемента И определяется величиной максимального отклонения фазы в сторону оперекения.В случае преобладания отклонения фазы в сторону запаздывания над отклоненимаксимальными значениями отклонения фазы в сторону запаздывания и опережения,Рассмотрим последний случай более подробно. При наличии приращений фазы информационных импульсов (фиг. 2 а) относительно тактовых (фиг. 2 в) в сторону опережения происходит последовательное переключение элементов И, находящихся справа от 4 элемента И 84. Поскольку выход устройства последовательно подключается к 4, 5, бК выходам РС 3 через упомянутые элементы И, то при наличии изменения фазы в сторону опережения, происходит компенсация изменения фазы за счет увеличения времени задержки информационныхх импульсов в регистре сдвига 3. Пусть, например, максимальному значению отклонения фазы в сторону опережеения соответствует открытие шестого элемента И 86 Далее при смене знака приращения фазы от опережения к запаздыванию начинают последовательно открываться пятый элементт И 85, четв е рты й элемент И 8; Поскольку продолжает иметь место преобладание отклонения фазы в сторону запаздывания по отношению к отклонению фазы в сторону опережения, то для компенсации этого дополнительного запаздывания в устройстве необходимо создать зквивалент опережения фазы. Это достигается путем последовательного включения сначала третьего элемента И Зз, а затем второго элемента И 82 и первого элемента И 81, которь 1 е включаются по мере нарастания преобладания отклонения фазы в сторону запаздывания, по отношению отклонения фазы в сторону опережения (фиг. 2 ж, а, в). Включение 1, 2, 3 элементов И (81, 82, Вз) осуществляется при помощи БФССЗФ 5.50 55 Следует заметить, что при наличии приращений фазы в сторону опережения и появлевля коротких импульсов (3, б, 9 на фиг, 2 б) на первом выходе фазового дискриминатора 1, от первого же импульса срабатывает формирователь 4 и на его управляющем выходе появляется уровень "О", Этот сигнал поступает на второй управляющий вход формирователя 5 и выключает этот блок из работы,Г 1 ри смене знака приращения фазы от опережения к запаздыванию имеет место появление коротких импульсов на втором выходе фазового дискриминатора 1 (импульсы 15, 18. 21 на фиг. 2 в или, что то же самое, импульсы 1, 3 на фиг. 2 д). С приходом ца второй тактовый вход формирователя 4 импульса 3 (фиг. 2 д), на первом считывающем выходе данного блока устанавливается уровень "1", а на его управляющем выходе появляется уровень "1", Этот уровень поступает на второй управляющий вход формирователя 5 и включает этот блок в работу.В случае дальнейшего отклонения фазы в сторону запаздывания имеет место дальнейшее появление коротких импульсов на втором выходе фазового дискриминатора. Под действием этих импульсов (которые поступают на второй тактовый вход формирователя 5) на втором, третьем, четвертом считывающих выходах данного блока последовательно появляется уровень "1", который заставляет последовательно открываться третий, второй, первый элементы И Яз, 82, 81. Таким образом, при изменении фазы ицформационных импульсов в сторону запаздывания происходит компенсация этого запаздывания за счет уменьшения времени задержки импульсов в регистре сдвига 3,Вместе с появлением уровня "1" на втором считывающем выходе БФССЗФ 5 на его управляющем выходе появляется уровень "0", который прикладывается к второму управляющему входу формирователя 4 и выключает этот блок из работы.При смене знака приращения фазы информационных импульсов(фиг,2 а) от запаздывания к опережению имеет место появление коротких импульсов на первом выходе фазового дискриминатора 1 и их прекращение на втором выходе фазового дискриминатора, Под действием этих импульсов, поступающих на первый тактовый вход БФССЗФ 5, на третьем, втором, первом считывающих выходах данного блока последовательно появляется уровень "1", который заставляет последовательно открываться второй, третий, четвертый эле 5 10 15 20 25 30 35 40 45 менты И 82, 8 з, 84, Таким образом при изменении фазы информационных импульсов в сторону опережения происходит компенсация этого опережения за счет увеличения времени задержки импульсов в регистре сдвига 3,Вместе с появлением уровня "1" на первом считывающем выходе формирователя Ь на его управляющем выходе появляется уровень "1", который прикладывается к второму управляющему входу формирователя 4 и включает этот блок в работу. Далее работа происходит аналогично,Перегрузки в работе устройства могут выражаться в устойчивом преобладании размаха фазового сдвига (одного знака) над компенсирующей способностью устройства, что проявляется, в частности, в нехватке емкости регистра сдвига 3, В этом случае в работе оказывается, например,последняя К-я ячейка РС 3, а открытым оказывается последний К-й элемент И 8 к, в то время как приращения фазы в сторону опережения продолжают иметь место. Такой режим работы устройства мог наступить, например, вследствие кратковременных перерывов в поступлении информационных импульсов (фиг. 2 а) на информационный вход устройства. В результате могут произойти смещения режима работы и падение компенсирующей способности устройства, Для устранения этого явления необходимо произвести повторный запуск устройства, т.е, восстановление исходного режима работы. Перевод устройства в режим запуска осуществляется следующим образом. В момент перегрузки (в случае опережения фазы) на (К)-м считывающем выходе БФССОФ 4 устанавливается уровень "1", который поступает на второй управляющий вход блока выбора б. В другом случае перегрузки (при запаздывании фазы) уровень "1" устанавливается на четвертом считывающем выходе БФССЗФ 5, который поступает также на первый управляющий вход блока выбора б,Для того, чтобы устройство перешло из рабочего режима в исходный режим (режим поиска), необходимо, чтобы уровень "1" появился бы, например, на (К)-м считывающем выходе формирователя 4 несколько раз подряд, что позволяет отличить случайные всплески. приращения фазы от систематического преобладания фазового сдвига одного знака,После, например, пятикратного поступления уровня "1" на второй управляющий вход блока выбора б на управляющем выходе данного блока появляется уровень "0", при помощи которого выключаются из работы формирователи 4 и 5, а устройство переходит в исходный режим (режим поиска),сссФормула изобретения Устройство синхронизации цифрового сигнала, содержащее фазовый дискриминатор, первый вход которого является первым тактовым входом устройства. формирователь сигнала считывания и запоминающий блок, в состав которого входят регистр сдвига, элементы И и элемент ИЛИ, о т л и ч а ющ е е с я тем, что, с целью повышения точности синхронизации цифрового сигнала путем снижения фазового дрожания, в него введены блок выбора режима работы и элемент задержки, а формирователь сигнала считывания выполнен в виде формирователя сигнала считывания при опережении фазы и формирователя сигнала считывания при запаздывании фазы, при этом первый выход фазового дискриминатора соединен с первыми тактовыми входами формирователей сигнала считывания при определении и запаздывании фазы и с первым синхронизирующим входом блока выбора режима работы, управляющий выход которого подключен к первым управляющим входам формирователей сигнала считывания при опережении и запаздывании фазы, к вторым тактовым входам которых и к второму синхронизирующему входу блока выбора режима работы подключен второй выход фазового дискриминатора, управляющий выход и второй управляющий вход формирователя сигнала считывания при опережении фазы соединены соответственно с вторым управляющим входом и с управляющим выходом формирователя сигнала считывания при запаздывании фазы, первые считывающие выходы формирователей сигнала считывания при запаздывании и опережении фазы соединены соответственно с первым и вторым управляющими входами блока выбора режима работы, первый, второй, третий и четвертый считывающие выходы формирователя сигнала считывания 5 при запаздывании фазы соединены соответственно с первыми входами четвертого, третьего, второго и первого элементов И, второй, третий,(К) считывающие выходы формирователя сигнала считывания при 10 опережении фазы соединены соответственно с первыми входами пятого, шестогоК-го элементов, каждый из К выходов регистра сдвига подключен к второму входу соответствующего элемента И, первый 15 считывающий выход формирователя сигнала считывания при опережении фазы соединен с третьим входом четвертого элемента И, выходы К элементов И соединены с соответствующими входами элемента ИЛИ, пер вый тактовый вход фазовогодискриминатора, который является первым тактовым входом устройства, соединен с соответствующим входом блока выбора режима работы, второй тактовый вход которого 25 соединен с соответствующим входом фазового дискриминатора и является вторым тактовым входом устройства, управляющим входом которого является третий управляющий вход блока выбора режима работы, чет вертый и пятый управляющие входыкоторого соединены соответственно с четвертым считывающим выходом формирователя сигнала считывания при запаздывании фазы и (К)-м считывающим 35 выходом формирователя сигнала считывания при оперекении фазы, тактовый выход блока выбора режима работы соединен с тактовым входом регистра сдвига, к инфор.мационному входу которого подключен вы ход элемента задержки, вход которогоявляется информационным входом устройства.1720161 ю и а атг и тг ю ю га л гм Яз м а м лУ б Л Ф, б 7 В У юа а о СГ Ю Ь а 1 у га йг Ла а г д е г зю к г а ю е е Яюз ы к ко м к фогт гггх гю оставитель В,Евдокимоваехред М,Моргентал Корректор С Шев Редактор М.Товти роизво о-издательский комбинат "Патент", г. Ужгород, ул. Г а,1 з 777 Тираж ВНИИПИ Государственного комитета 113035, Москва, ЖПодписноезобретениям и открытиям при ГКНТ СССРаушская наб., 4/5