Устройство для ввода и вывода информации

.ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ИЗС)БРЕТЕНИЕТЕЛЬСТВУ(56) Авторское свидетельство СССРВ 1126945, кл. 6 06 Р 3/04, 1982.Авторское свидетельство СССРВ 1287277, кл, Н 03 К 17/00, 1985.Авторское свидетельство СССР. 1304012, кл. 6 06 Р 3/12, 1985,нение ходам ется в аются 1-4.п и ры 13, числа 54) УСТРОЙСТВО ДЛЯ ВВОДА И ВЫВОИНФОРМАЦИИ57) Изобретение относится к вычислитеной технике и может быть использован ьОПИСАНИЕ К АВТОРСКОМУ СВИД многоканальных системах ввода и рег ции информации. Цель изобретения ширение области применения устро Устройство содержит входы 1.1-1.п. 2, 4.п, триггеры 5.1-5.п, 6, демультиплек счетчик 8, мультиплексор 9, суммиру блок 10, коммутатор 11, регистр 12, м плексор 13, демультиплексоры 14, 15 чик 16, блок 17 управления, три 18.1-18.п, коммутатор 19, блок 20 па регистр 21, мультиплексор 22, дему лексор 23, дешифраторы 24, 25, эл ИЛИ-НЕ 26, выходы .27, 28, вход 29 вводе информация от каналов по э 4,1-4,п через мультиплексор 9 пода блок 20 памяти, запросы на ввод под на триггеры 5.1.5.п. Опрос входов 4. триггеров 5.1-5,п через мультиплексо 9 производится счетчиком 8. Подсчет истра - расиства.3, 4.1- сор 7, ющий ульти, счетггеры мяти, льтип- емент1709295 байтов, принятых от каналов, обеспечивается суммирующим блоком 10, коммутатором 11 и регистром 12. Режим ввода/вывода задается демультиплексором 14, Признаки конца массива каналов при вводе выявляются дешифратором 24, и через демультиплексор 15 устанавливаются соответствующие триггерь 1 18. Триггеры 18 опрашиваются счетчиком 16 и мультиплексором 28, который включает устройство регистрации, Сиг- налы запросов при вводе информации Изобретение относится к вычислительной технике и может быть использовано вмногоканальных системах ввода и регистрации информации.Известно устройство для ввода информации, содержащее регистр, коммутатор,блок управления, счетчик, мультиплексор,группу счетчйков, блок памяти,Данное устройство обеспечивает вводтолько однобитовой информации от дискретныхдатчиков, причем режим считыванияинформации из блока памяти обеспечивается только после накапливания определенного числа битов в приемных. счетчиках, чтоограничивает область применения устройства и увеличивает время вывода информации.Наиболее близким к предлагаемому является устройство для вывода инфоомации..содержащее блок памяти, коммутатор, первый и второй счетчики, регистр, первьгл ивторой.дешифраторы, блоки управления,В известном устройстве ввод информации в параллельных кодах осуществляетсятолько парадному каналу, а в качестве исполнительного устройства при выводе инфор. мации используется печатающееустройство, что не позволяет прлменять известноеустройство в многоканальных системах ввода информации с другимиустройствами регистрации, ограничиваетобласть его использования,Цель изобретения - расширение области применения устройства за счет вводаинформации от нескольких каналов с независимым выводом ее на регистрирующееустройство.Поставленная цель достигаетсц тем, чтов устройство для ввода и вывода информации, содержащее триггер вывода, первый ивторой счетчики, выходы которых соединены с информационными входами первогокоммутатора, вь 1 ходы которого соединеныс первыми адресными входами блока памя 5 10 1 Г 20 25 30 35 40 поступают через входы 2 на триггер б, который также опрашивается мультиплексором 13. Признаки конца массива каналов при выводе анализируются дешифратооом 25, который вместе с дешифратором 24 через элемент ИЛИ-НЕ 2 б управляет обнулением ячеек регистра 12. Адреса ячеек блока 20 памяти задаются счетчиками 8, 15 через коммутатор 19 и регистром 12, Циклы ввода и вывода информации иэ блока 20 памятиорганизуются блоком 17 управления. 4 ил,ти, выходы которого соединены с информационными входами первого регистра, выходы которого соединены с первыми выходами устройства и входами первого дешифратора, второй дешифратор, и блок управления, введены первая группа триггерОв ввода, вторая группа триггеров признака конца массива, пеовый, второй и третий мультиплексоры, первый, второй, третий и четвертый демультиплексоры, суммлруюший блок, второй коммутатор, второй регистр, эгемент ИЛИ-НЕ, причем группа первь 1 х входов устройства соединена с единичными входами триггеров ввода первой группы, второй вхбд устройства - с единичным входом триггера вывода. выходы триггеров ввода первой группы и триггера вывода соединены с информационными входамл первого мультиплексора, выход которого соединен с управляющим входом первого счетчика и управляющим входом блока управления, тактовый вход которого объединен с тактовыми входами первого л второго счетчиков и третьим входом устройства, группа четвертых входов которого соединена с информационными входами второго мультиплексора, адресные входы которого соединены с выходами первого счетчика и адресными входами гервого мультиплексора, и первого демультиплексора, выходы которого соединены с входами установки в нуль триггеров ввода первой группы и триггера вывода, вывода, информационный вход первого демультиплексора соединен с третьим выходом блока управления и входом установки в нуль первого регистра, первый выход блока управления соединен с входом обращения блока памяти, информационные входы которого соединены с выходами второго мультиплексора и входами второго дешифратора, выход которого соединен с информационным входом второго демультиплексора адресными входами подключенноговыходам первого1709295 25 30 35 40 счетчика, а выходэмл - к единичным входам триггеров признака конца массива второй группы, вь;ходы которых соединены с информационными входами третьего мультиплексора, адресными входами подключенными к выходам второго счетчика, а выходом - к второму выходу, стройства и управляющему входу второго счетчлка, пятый вход устройства соединен с информационным входом третьего демультиплексорэ, адресными входами подклоченноГО к выходам второго счетчика,а выходами -к входам установки в нуль триггеров признака конца массива второй группы, выходы первого и второго дешифраторов соединены соответственно с первым и вторым входами элемента ИЛИ-НЕ, выход которого соединен с первым входом суммирующего блока и с управляющим входом второго коммутатора, входы которого соединены с выходами суммирующего блока, выходы коммутатора соединены с информационными входами второго регистра, управляющие входы записи и чтения которого объединены с выходом первого коммутатора, а тактовый вход второго регистра соединен с вторым вь 1 ходом блока упаавления, выходы второго регистра соединены с группал вторых входов суммирующего блока и вторыми адаесными входами блакг памяти, вход установкл режима которого объединены с уп.равляющим входом первого коммутатора, герез согласующий резистор - с шиной лсточника питания и группой выходов четвертого демультиплексора, адаеснь:ми входами соединенного с выходами первого счетчика, а информационным входом - с нулевой шиной источника питания. На фиг. 1 приведена функциональная схема устройства; нэ фиг. 2 - схема блока управления; на фиг, 3 - схема коммутатора; на фиг. 4 - временные диаграммы ега работы.Устройство содеажит входы 1 запросов на ввод информации, вход 2 запроса на вывод информации, входтактовый 3, информационные входы 4, группу триггеров 5 ввода, триггер б вывода, первый демультиплексар 7, первый счетчик 8, второй мультиплексор 9, суммирующий блок 10, второй коммутатор 11, второй региста 12, первый мультиплексор 13, четвертый 14 и второй 15 демультиплексоры, второй счетчик 16, блок 17 управления, группу триггеров 18 признака конца массива, первый коммутатор 19, блок 20 памяти, первый регистр 21,.третий мультиплексор 22, третий демультиплексор 23, второй 24 и первый 25 дешифратары, элемент ИЛИ-НЕ 26, группу информацион 50 55 5 10 15 20 ных выходов 27, выход 28.управления и вход 29 окончания вывода.Блок 17 управления состоит из счетчика 30, дешифратора 31, ксгммутатора 32 и элемента НЕ 33,Коммутатор 19 содержит элементы НЕ 34, И 35 и Зб и ИЛИ 37.Элементы, входящие в сос-. ав устройства, выполнены нэ микросхемах 564-й серии. Регистр 12 выполнен на многоцелевом регистре 564 ИР 11, каждому каналу соответствует ячейка, адресуемая па входам ЧЧ при вводе информации в регистр и по входам В при считывании информации из регистра, импульс записи подается на вход С регистра, Триггеры 5 предназначены для фиксировэния запросов от каналов при вводе информации, триггер б - для фиксирования запросов от регистрирующего устройства, Дешифратор 25 выявляет признак конца массива (КЬ) при вводе информации от каналов, дешифратор 26 - признак конца массива при вводе информации от каналов, Триггеры 18 фиксируют признаки КМ для каждого канала при вводе информации. Блок 20 памяти обеспечивает хранение вводимой информации от каналов. Суммирующий блок 10, коммутатор 11 и регистр 12 считывают число байтов, вводимых или выводимых устройством для каждого канала, Счетчик 8 с мультиплексором 13 обеспечивает циклическил опрос триггеров 5 и 6; счетчик 16 с демультиплексорвм 22 - циклический опрос триггеров 18, Демультиплексор 14 устанавливает режим ввода или вывода информации. Демультиплексоры, и 23 предназначены для установки в нуль соответственно триггеров 5, 6 и 18. Демультиплексор 15 обеспечивает выборку соответствующего из триггеров 18 признака КМ для текущего кэнэлг. Регистр 21 обеспечивает хранение выдгваемых байтов информации. Входы 1 соединены с единичными входами триггеров 5, вход 2 - с единичным входом триггера б. Выходы триггеров 5 и б соединены с мультиплексором 13, выход которого соединен с входом блока 17 управления и управляющим входом счетчика 8. Тактовые входы. счетчиков 8 и 16 соединены с тактовым входом блока 17 управления и входом 3 устройства. Выходы счетчика 8 соединены с адресными входами мультиплексаров 9 и 13 и демультиплексаров 7, 14 и 15 и коммутаторам 19. Выходы мультиплексора 7 соединены с нулевыми входами триггеров 5 и б. Выходы демультиплексара 14 соединены с согласующим резистором В, входом Иl/й блока 20 памяти, управляющими входами блока 17 управления и коммутатора 19, Выходы демультиплексора 15соединены с входами триггеров 18, Выходы счетчика 16 соединены с коммутатором 19, адресными входами мультиплексора 22, демультиплексора 23, Выходы триггеров 18 соединены с входами мультиплексора 22, нулевые входы триггеров 18 - с выходами демультиплексора 23, Выход мультиплексо. ра 22 соединен с выходом 28 и управляющим входом счетчика 16, Вход 29 соединен с О-входом демультиплексора 23. Входы 4 соединены с мультиплексором 9, выходы которого соединены с О-входами блока 20 памяти и дешифратором 24, Выход дешифратора 24 соединен с элементом ИЛИ-НЕ 26 . и О-входом демультиплексора 15. Выходы коммутатора 19 соединены с адресными входами блока 20 памяти и входами И, Р регистра 12, Выходы блока 20 памяти соединены с регистром 21, выходами подключенного к выходам 27 и дешифратору 25.Выход дешифратора 25 соединен с элементом ИЛИ-НЕ 26, выход которого соединен с коммутатором 11 и входом суммирующего блока 10, последовательно включенного с коммутатором 11 и регистром 12, Выходы регистра 12 соединены с другими входами сумматора 10 и адресными входами блока 20 памяти, Первый выход блока 17 соединен с нулевым входом регистра 21, второй выход - с управляющим входом блока 20 памяти, третий выход - с тактовым входом регистра 12, четвертый выход - с О-входом демультиплексора 7.Устрййство работает следующим образом.В исходном состоянии все элементы памяти, триггеры, регистры, счетчики, входящие в устройство, обнулены (цепи обнуления не показаны). Ввод информации от каналов в параллельных кодах осуществляется по входам 4,1-4,п, йри этом по соответствующим входам 1.1 - 1,п каналы выставляют импульсные сигналы запросов на ввод информации и соответствующие триггеры 5,1 - 5,п устанавливаются в единичное состояние. При подаче тактовых импульсов на вход 3 устройства счетчик 8 через мультиплексор 13 опрашивает выходы триггеров 5 и б, а счетчик 16 через мультиплексор 22 - триггеры 18. При опросе.например, сработанного триггера 5,п на выходе мультиплексора 13 формируется сигнал, который останавливае счетчик 8.воздействуя на его управляющий вход, и запускает блок 17 управления, На выходах счетчика 8 формируется адрес и-го канала, При этом информационные входы 4,п через мультиплексор 9 подключаются к Р-входам блока 20 памяти, Адрес п-го канала с выходов счетчика 8 подается на адресные входы 5 10 15 20 25 30 35 40 50 55 демультиппексоров 7, 14 и 15 и входы коммутатора 19, Демупьтиплексор 7 подключает третий выход блока 17 к нулевому входу триггера 5,п. Демультиппексор 15 подключает выход дешифратора 24 к единичному входу триггера 18,п. У демультиплексорг 14 выходы, соответствующие адресам группы триггеров 5, объединены через согласующий резистор Я с источником питания и подключаются через демультиплексор 14 к нулевой шине этого источника. Поэтому для адресов триггеров 5, т,е. для каналов ввода информации, на выходах демультиплексора 14 устанавливается нулевой потенциальный сигнал, соответствующий режиму ввода информации в блок 20 памяти, Зтот сигнал подается на управляющий вход 1 ЯЯ блока 20 памяти и управляющий вход коммутатора 19, котооый подключает выходы счетчика 8 к пеовым адресным входам блока 20 памяти, на вторые адресные входы которого поступает адрес с выходов регистра 12,Регистр 12 вместе с суммирующим блоком 10 и коммутатором 11 формируют число байтовдпя каждого канала информации следующим образом.При отсутствии сигналов на выходах дешифраторсв 24, 25 нэ выходе элемента ИЛИ-НЕ 26 формируется единичный сигнал, поступающий на вход суммиру.ощего блока 10 и открывающий коммутатор 11. Суммирующий блок 10 прибавляет единицу к числу, накэпливэемому в соответствующей ячейке регистра 12, Указанная ячейка регистоа 12 адресуется счетчиком 8 в режиме ввода информации по входу регистра 12, Сумма с выходов блока 10 через ком 1 утэтор 11 поступает на информационные входы регистра 12 и фиксируется в указанной ячейке сигналом, подаваемым на С-вход регистра ":.2 с выхода "Ь" блока 17 управления, Зта сумма считывается из указанной ячейки регистра 12, адрес задан счетчиком 8 по входам К регистра 12, Считанная сумма поступает на входы суммирующегс блока 10 для модификации в спедуюьцих циклах работы блока 17 управления и т.д. Таким образом, при поступлении байтов информации и-го канала в соответствующих циклах блок 17 управления производит запись принятого числа байтов в соответствующую ячейку регистра 12, Код этого числа подается на вторые адресные входы блока 20 памяти,В начальном положении для г-го канала на выходах регистра 12 установлен нулевой код, соответствующий нупееогу числу принятых байтов информации от 1 нного канала.В режиме ввода инфо;1;: .нпблок 17 вырабатывает три упп: -," .: сигнала"а", "Ь", "с". Сигнал "а" обеспечивает запись принятого от и-го канала байта информации в блок 20 памяти по адресу, заданному счетчиком 8 (адрес данного канала) и регистром 12 (число принятых байтов от данного канала), Сигнал "Ь" увеличивает на единицу содержимое ячейки регистра 12, адресованной счетчиком 6. Сигнал "с" через демультиплексор 7 устанавливает в нуль триггер 5 и. Этим завершается один цикл вводаинформации. После сброса триггера 5,п снимается сигнал с выхода мультиплексора 13, отключается блок 17 управления и снова включается счетчик 8, и через мультиплексор 13 продолжается циклический опрос триггеров 5 и 6, Устройство работает аналогично при поступлении информации от других каналов и срабатывании других триггеров 5. Таким образом, в блоке 20 памяти в соответствующих зонах памяти накапливаются массивы информации, вводимые от разных каналов. Каждый байт, вводимый от п-го канала, анализируется дешифратором 24. При обнаружении байта - признака конца массива (например, символа ), на выходе дешифратора 24 формируется сигнал, который подается на вход демультиПлексора 15 и вход элемента ИЛИНЕ 26. При опросе и-го канала сигнал дешифратора 24 через демультиплексор 15 устанавливает в.единичное состояние триггер 18.п, Нэ выходе элемента ИЛИ-НЕ 26 устанавливается нулевой сигнал, который закрывает коммутатор 11 и на входы регистра 12 подаются нулевые сигналы. При этом в текущем цикле блока 17 управления сигнал "Ь" устанавливает ячейку и-го канала регистра 12.в нулевое состояние, подготавливая ее для последующего считывания массива данных, принятого от и-го канала. Триггеры 18 непрерывно опрашиваются сигналом от счетчика 16 и мультиплексором 22, При опросе сработанного триггера 18.п на выходе мультиплексора 22 формируется сигнал, который останавливает счетчик 16, и выдается по выходу 28 на пуск регистрирующего устройства, например, перфорэторэ. Регистрирующее устройство после выхода в режим регистрации подает по входу 2 импульсный сигнал запроса информации и устанавливает в единичное состояние триггер 6, При опросе триггера 6 счетчик 8 формирует адрес, по которому демультиплексор 14 отключает свои выходы от нулевой шины источника питания. На выходах демультиплексора 14 устанавливается единичный потенциальный сигнал, соответствующий режиму вывода информации, Этот сигнал подается на вход Юй блока 20 памяти и переключает через коммутатор 19 первые адресные входы блока 20 памяти к выходам счетчика 16, на выходах которого установлен адрес данного и-го канала. Аналогично описанному включается блок 17 уп равления, который в режиме вывода данныхв одном цикле также формирует управляющие сигналы "а", "Ь", "с". Сигнал "а" считывает в регистр 21 байт информации из ячейки блока 20 памяти, адресуемой счетчи ком 16 и регистром 12. Сигнал "Ь" увеличивает на единицу содержимое ячейки регистра 12, адресуемой счетчиком 16, т.е.ячейки и-го канала, Сигнал "с" устанавливает через демультиплексор 7 триггер 6 в ну левое состояние и обнуляет регистр 21,Счетчик 8 продолжает опрос триггеров 5 и 6. Байт информации из регистра 21 через выходы 27 подается в устройство регистрации, После этого регистрирующее устройст во снова подает по входу 2 сигнал запросаследующего байта информацию данного иго канала и описанный процесс повторяется.Каждый байт, выводимый в регистр 21, 25 анализируется дешифратором 25, При обнаружении символа конца массива через элемент ИЛИ-НЕ 26 устанавливается в нуль соответствующая ячейка в регистре 12, аналогично описанному. Регистрирующее уст ройство, получив символ конца массива,формирует на носителе разделительный участок, отделяющий зарегистрированный массив и-го канала от последующих регистрируемых массивов. После этого регистри рующее устройство по входу 29 выдаетсигнал "Конец вывода", который через демультиплексор 23, адресуемый счетчиком 16, устанавливает в нуль триггер 18.п. При этом, снимается сигнал с выхода мульти плексора 22, устройство регистрации отключается и снова включается счетчик 16 для опроса триггеров 18. Аналогично работает устройство при наличии признаков конца массива от других каналов, т.е, 45 срабатывании других триггеров 18,Суммарное время опроса триггеров 5 и6 с учетом времени цикла блока 17 управления меньше длительности периодамежду запросами, выставляемыми по входам 1 ус тройства, и составляет десятки (сотни) мкс,Так как регистрирующие устоойства являются медленно действующими, то период между запросами, поступающими по входу 2 на триггер 6 составляет единицы (десятки) 55 мс, Поэтому за время вывода байтов информации одного канала устройство успевает принять информацию от и-го числа каналов,В предложенном устройстве за счетвведения в него двух групп триггеров, трех мультиплексоров, четырех демультиплексоров, суммирующего блока, второго коммутатора, второго регистра, элемента РЛИ+Е обеспечивается независимый ввод информации от нескольких каналов и вывод этой информации на устройство регистрации, причем во время работы устройства регистрации не блокируются каналы ввода информации, что повышает пропускную способность устройства, сокращает время обмена информацией, возможность рабаты с многоканальными системами и расширяет область применения предлагаемого устройства,Формула изобретения Устройство для авода и вывода информации, содержащее триггер вывода, первый и второй счетчики, выходы которых соединены с информационными входами первого коммутатора, выходы которого соединены с первыми адресными входами блока памяти, выходы которого соединены с информационными входами первого регистра, выходы которого являются информационными выходами устройства и соединены с входами первого дешифратора, второй дешифратор, блокуправления,отличающееся тем, что, с целью расширения области применения, в него введены группа тоиггеров ввода, группа триггеров прлзнака конца массива, первый - третий мультиплексоры, переыл - четвертый демультиплексоры, суммирующий блок, второй коммутатор, второй регистр, элемент ИЛИ-НЕ, причем единичнье входы соответствующих триггеров ввода являются входами запроса на нвод устройства, единичный вход триггера вывода входом запроса на вывод устройства, выходы триггеров ввода и триггера вывода соединены с информационными входами первого мультиплексора, выход которого соединен с управляющими входами первого счетчика и блока управления, тактовый вход которого обвединен с тактовыми входами первого и второго счетчиков и валяется тактовым входом устройства, информационные входы второго мультиплексора - информационными входами устройства, адресные входы второго мультиплесора соединены с выходами первого счетчика, адресными входами первого мультиплексора и первого демультиплексора, выходы которога соединены с 5 1 О ) О 25 ЗО лп 50 входами установки в О" триггеров ваада и триггера вывода, информационныи вход первого демультиплексорэ соединен с третьим выходом блока управления и входом установки в "О" первого регистра, первый выход блока управления соединен с входом обращения блока памяти, информационные ьходы которого соединены с выходами второго мультиплексора и входами второго дешифрэтора, ньход которого соединен с информационным входом второго Демультиплексора, адресные входы котороГо подключены к выходам первОГО счетика, а выходы - к единичным входам триггеров признака конца массива, выходы которых соединены с информационными вхадэми тре 1 ьего мультиплексора, адресные входы которого подключены к выходам второго счет икэ, э выход - к управляащему входу второго счетчика, адресные входы третьего демультиплексара подкгпочены к вьходам второго счетчика, а выходы - к входам устэновкл в "О" соответствующих триггеров признака конца массива, выходы первого л второго дешифраторов соедин ны соответ-, ственно с первыми ворым входами элемента ЛЛИ-НЕ, вьход которого соединен с одним входом суммирующего блока и с упрэнлгпащим входам второго коммутатора, информационные нхады котооогс соедин - ны с ньХодами суммир,ющега блока, выхавторого коммутатора - с инфоомационными входами второго регистоа, управляю циг входы катсрого соедине,ь с выходами первого ка:,мутатора, тактовый вход второго регистра соединен с вторым выходом блока управления, выходы второго регистра - с другими вхолэми суммиру эщего блока и вторыми адресными входэмл блока Г:эмяти, вход установки рехолма "Запись-чтение" которого соединен с уп рэ Зля ющим Входом перно ГО Аоммутэтарэ, через согласующий элемент на резисторов с иой источника а и с группой выходов четвертого демультиплексара, адресные входы которого подключены к вьходам первого счетчика, а информационный вход - к нулевой шине источника питания, выход . третьего мультиплексора является управляющим выходом устройства, входом "Конец вывода" котооого является информационный вход третьего демультиплексора.1709295 ТИ РС 25 ммкб 4 с ЮХЦ Гд Ь 2 Ы - Режци сипа ЖЖЙ - Нппуе 3. тщсйнаСоставитель И.Сметанин Редактор Л.Пчолинская Техред М.Моргентал КоРРектоР И,Муска Заказ 425 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб 4/5Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101