Устройство для формирования синхросигналов

(51)5 0 06 ъ 1/ 1 03 д а,г 3 .,ф САНИЕ ИЗОБРЕТЕНИЯ ВТОРСНОМУ ТЕЛЬ я то, что оно по устроиства являет воляет обеспечить к синхронное,гулирование пегак мпульсов на выходства при одцовреюд ления и руппе ца г млад 11 етт 1 функ и е аналов у является роиства,а сшир ение можностей нного пери тавленная ет ДЛЯ ФОРМИРОВАНИЯ обесЦЫХ ода Выходцель досементов переме в. 11 ос мпуль ычисл тносится к может быть тига руппы эла И 30,ется введением 16,18, элеме неция, регистр фратора 23, 5 юльблока 13 ента И 9,е распределителчительной особе а 12, элл,сра тью ди м:Вф 8. ГОСУДАРСТВЕННЫЙ КОМИТЕТПР ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР(54) УСТРОИСТВО СИНХРОСИГНАПОВ (57) Изобретени тельной технике зовано в качест и асинхронное а счедования и каналах устрог ом запрете поя руппе старших ших выходных к ю изобретения циональных воз печенияИзобретение относится к вычисли 1 сльной технике и может быть использовано в качестве распрецелителя импульсов. Цель изобретения - расширение .5 функциональных возможностей за счет обеспечения переменного периода выходных импульсовНа фиг,1 приведена структурная схема устройства; на фиг,2 - 5 - вреМенные диаграммы работы устройства,Устройство содержит вход 1 запуска, вход 4 разрешения записи, группу :1 входов задания начала последоваельности, группу 4 выходов, групу 5 входов задания .конца последоваельности, вход 6 начальной установтактовый вход 7, элементы И 8 иэлемент 10 задержки, регистры 1112, блок 13 сравнения, триггер 14, Дешифратор 15, элементы ИЛИ 16 - 18, элементы И 19 - 22дешифратор 23, регистр 24, элемент ИЛИ-НЕ 25, элеМенты И 26 - 30, выходы 31 - 34 груп г 1 ы 4 выходов и группу 35 выходов с 1 боя,Устройство работает следующим образом.В устройстве группа элементов ИДИ 16 - 18, вторая группа элементов И 19 - 22 и регистр 24 образуют регистр сдвига специального вида, в . котором запись данных в и-й разряд регистра 24 зависит от управляющих сигналов, поступающих с выходов де 35 шифратора 15, а перезапись данных из Ь-го разряда в (Ь+1)-й разряд зависйт от управляющих сигналов поступаю 1 цих с выходов дешифратора 23, запйсь данных в регистр 24 осуществляется по срезу (заднему Фронту) тактовых импульсов,Выходы регистра 24 соединены логически через элемент ИЛИ-НЕ 25, выход 45 которого управляет дешифратором 15, что обеспечивает запись сигнала высокого уровня с выхода дешифратора 15 в и-й разряд регистра 24При этом запись бегущей единицы в регистр50 сДвига специального вида может быть осуществлена с выхода элемента ИЛИНУ 25 начиная с любого разряда второ- гО регистра 24, Разряд регистра 24, с которого начинается запись сигнала высокого уровня с выхода элемен 55 та ИЛИ-НЕ 25 определяется кодом, занесенным в регистр 11, Например, в сОответствии с кодом выбирается разряд регистра 24, имеющий номер 1,До тех пор, йока на одном из выходоврегистра 24 имеется сигнал высокогоуровня, в этот К-й разряд записывают сигналы низкого уровня. После того,как все выходы регистра 24 приобретут нулевое значение, элементИЛИ-НЕ 25 переключается, после чегово время тактового периода на входеК-го разряда регистра 24 имеется сигнал высокого уровня, Сигналы с выходов дешифратора 15 поступают на входы регистра 24 через соответствующиеэлементы ИЛИ группы элементов ИЛИ16 - 18 (кроме сигнала первого выходадешифратора 15) и элементы И второйгруппы элементов И 19. - 22, Управление перезаписью данных из Ь-го разряда в (Ь+1)-й разряд осуществляетдешифратор 23, позволяющий запретитьраспространение единичного сигналамежду Ь-м и (Ь+1)-м разрядами в регистре 24 и, следовательно, запретить появление импульсов на группестарших выходных разрядов регистра24, Для того, чтобы предотвратить наложение друг на друга образовавшихся таким образом тактовых сигналов,выходы второго регистра 24 подключаются к входам элементов И 27 - 30, надругие входы которых подается исходный тактовый сигнал, на выходах 3235 образуется сигнал бегущей единицы.Если на входы дешифратора 23 подаютсядвоичные переменные, то на одномопределенном выходе второго дешифратора 15 вырабатывается сигнал высокогоуровня, а на остальных выходах сохраняются сигналы низкого уровня, Сигнал высокого уровня появится на .выходе дешифратора 15 только в .томслучае, когда на его стробирующемвходе имеется сигнал высокого уровня,Если этот сигнал на входе дешифратора 15 имеет низкий уровень, то сигнал высокого уровня на выходе дешифратора не формируется,Число информационных входов дешифратора 15 имеет р разрядов, Междучислом разрядов р и числом разрядовш регистра 24 имеется следующее соотношение: т (2При этом выходы дешифратора 23 с номерами, большими ш не задействованы. Если на вход дешифратора 23 подаются двоичные переменные, то на од1 О 15 20 25 я(2Е 30 35 40 45 50 55 5 155ном определенном выходе дешифраторавырабатывается сигнал низкого уровня,а на остальных выходах сохраняютсясигналы высокого уровня,Число информационных входов дешифратора 23 имеет е разрядов, Междучислом разрядов е и числом разрядовз регистра 24 - имеется следующеесоотношение,При этом выходы дешифратора 23 с номерами, большими з не задействованы Устройство позволяет начать запись бегущей единицы с любого разряда регистра 24 за счет наличия сигнала высокого уровня только на одном из выходов дешифратора 15 в то время, когда сигнал на выходе элемента ИЛИНЕ 25 имеет высокий уровень, и в зависимости от параллельного кода, подаваемого на входы дешифратора 15 с выхода регистра 11, и прекратить запись бегущей единицы с любого разряда регистра 24 разрывом логической взаимосвязи между разрядами регистра 24 в зависимости от параллельного кода, подаваемого на входы дешифратора 23 с выхода регистра 12, Регистры 11 и 12 предназначены для хранения параллельных кодов, задающих период следования импульсов на выходных каналах устройства, Запись кода с группы 3 входов в регистр 11 осуществляется по фронту сигнала на выходе элемента И 8 по совпадению высокого уровня сигна-. ;ла на входе 2 разрешения записи и высокого уровня сигнала на выходе элемента И 26, Запись кода с группы 3 входов осуществляется в регистр 12 по фронту сигнала на выходе элемента И 9 по совпадению сигнала на входе 2 разрешения записи и высокого уровня сигнала на выходе элемента И 26,Блок 13 сравнения обеспечивает контроль совпадения или занесения в регистры 11 и 12 пересекающихся кодов путем формирования на выходе равенства сигнала при совпадении кодов, занесенных в регистры 11 и 2 и путем формирования на одном из выходов группы 36 сигнала превышения в том случае, если код, занесенный в регистр 2, превышает код, занесенный в регистр 11, чем достигается конт 0503 6 роль возможности появления разорванных последовательностей импульсов,Триггер 14 предназначен для обеспечения надежного начального включения устройства после подачи питания, исключающего появление переходного, процесса на его выходных каналах,После включения питания сигнал на входе 1 запуска устройства имеет высокий уровень, сигнал на входе 2 разрешения записи устройства имеет низкий уровень, на группы 3 и 5 входов подаются параллельные коды, сигнал на входе 6 начальной установки устройства имеет низкий уровень, на тактовый вход 7 подаются тактовые импульсы. После подачи сигнала высокого уровня, на вход 7 начальной установки устройства с задержкой на время, обусловленное элементом 1 О задержки, по срезу импульса установится триггер 14, При этом разрешена работа регистров 2, 24 и 11 После подачи сигнала высокого уровня на вход 2 разрешения записи разрешено поступление импульс сов с выходов элементов И 9 и 8, по фронту которых в регистры 12 и 11 занесены коды, управляющие работой дешифраторов 23 и 15, При этом импульсы формируются на определенных выходных каналах устройства для смены периода следования импульсов на группы 3 и 5 входов подаются новые коды, а затем на вход 2 разрешения записи подается сигнал высокого уровня.При асинхронном регулировании последовательностей импульсов используется входзапуска, Подача сигнала низкого уровня на этот вход блокирует появление сигналов на всех выходах устройства 32 - 35 после формирования импульса на последнем из неблокираванных каналов,Во время формирования последовательности тактовых импульсов на выходах 32 - 35 на группу 3 и 5 входовподаются коды следующей последовательности тактовых импульсов, а затем на вход 2 сигнал разрешения записи в регистр 11 и 12 заносятся коды,определяющие формируемые последовательности тактовых импульсов, В соответствии с кодом, записанным в регистр 11, переключается дешифратор 15,на одном из его выходов появляетсясигнал высокого уровня, инициирующийраспространение единичных сигналов в регистре 24. В соответствии с ко 1550503дом, занесенным в регистр 12 переключается дешифратор 23, на одном изего выходов появляется сигнал низкого уровня, ограничивающий распростра 5иение единичных сигналов в регистре24, При появлении среза импульсаНа входе 7 появляется единичный сигал на выходе регистра 24,который сответствует выходу дешифратора,имеюи ему единичное значение, например,втором, т,е, в единицу устанавливаетсяюбой из выходов регистра 24, не обязательно первый, При появлении слеующего импульса на тактовом входе1 сигнал высокого уровня появляетсяединичный сигнал на следующем, например третьем, выходе регистра 24, аа втором выходе он снят, и т,д., дотрех пор, пока не встретится элемент И 20труппы элементов И 19 - 22, на входекоторого дешифратор 23 установил нул 1 евой сигнал, следовательно, на очередном выходе регистра 24 сигнал высокого уровня не появляется при появлении импульса на тактовом входе 7,все выходы регистра 24 имеют низкиеуровни и цикл начинается вновь, Еслицмела место смена кодов групп 3 и 5ходов,то генерируется другая последовательность тактовых импульсов, еси смены кодов не производилось, то,енерируется первоначальная последоательность импульсов, Этим реализутся режим синхронного регулированияпоследовательностей импульсов,Режим асинхронного регулирования.последовательностей импульсов предполагает растяжение периода следования импульсов путем установки запрета формирования последовательности1 актовых импульсов на входе 1 запре 1 а, При этом формирование последовательности импульсов от установки иснятия асинхронного сигнала на входе 451 отражает термин "асинхронный",Устройство в соответствии с кодами команды, занесенными в регистр,Формирует во время выполнения К-го1 акта команды на своем 1 с-м выходномКанале единичный сигнал определенной,одинаковой для всех тактов, длительности с периодом следования импульсов и числом используемых выходныхканалов, задаваемых кодами команды,причем в соответствии с этими кодами запрещается появление импульсовна группе старших и/или группе младших выходных каналов устройства. В качестве примера работы устроичства рассмотрим устройство, имеющеесемь выходов 32 - 35, При этом регистр 11 и регистр 12 - трехразрядные, Во время формирования очереднойпоследовательности тактовых импульсовна выходах 32 - 35 может быть осуществлено управление запретом старших и младших выходов, например нагруппу 3 входов подается двоичныйкод 001, а на группу 5 входов подается двоичный код 101 (см.фиг.4),затем на входы 2 разрешения записи -сигнал разрешения записи в регистры11 и 12, При появлении тактового импульса на выходе элемента И 26 в регистры заносятся коды, определяющиеформируемые последовательности тактовых импульсов, В соответствии с кодом 001, записанным в регистр 11, пе"реключается дешифратор 15, на его втором выходе появляется сигнал высокого уровня, инициирующий распространение единичных сигналов в регистре 24.В соответствии с кодом 1 О 1, записанным в регистр 12, переключается дешифратор 23, на шестом выходе появляется сигнал низкого уровня, ограничивающий распространение единичных сигналов в реги стр е 24,При появлении импульса на такто"вом входе 7 появляется единичный сигнал на выходе регистра 24, которыйсоответствует второму выходу второго дешифратора, имеющему единичноезначение, После этого с входа 2 может быть снят сигнал, имеющий единичное значение, При появлении следующего импульса на тактовом входе 7сигнал высокого уровня появляется наследующем, третьем выходе регистра24, а на втором выходе он снимаетсяи т,д пока не встретится шестойэлемент группы элементов И 19 - 22,на входе которого дешифратор 23 установил нулевой сигнал, Следовательно,на шестом выходе регистра 24 сигналвысокого уровня не появляется припоявлении импульса на тактовом входе 7, При этом все выходы регистра24 имеют низкие уровни и цикл начинается вновь. Далее рассмотрим управление запретом младших выходов (см,фиг,5),Для смены вида и периода последовательности импульсов на группу 5 входы подают код 010, затем на входразрешения записи - сигнал разрешения записи, При появлении тактовогоимпульса на выходе элемента И 26 врегистр 11 заносится код 010, Приэтом переключается дешийратор 15, натретьем его выходе появляется сигналвысокого уровня, инициирующий распространение единичных сигналов в регистре 24.При появлении импульса на тактовом входе 7 появляется единичныйсигнал на третьем выходе регистра 24,и т.д., как в предыдущем случае,Далее рассмотрим управление запретом старших выходных шин каналов(фиг,5)Для смены вида и периода последовательности импульсов на группу 3входов подают код 111, затем на вход- сигнал разрешения записи в регистр 12. При появлении тактового импульса на выходе элемента И 26 в регистр 12 заносится код 111, При этомпереключается дешийратор 23, на его 25шестом выходе снимается сигнал низкого уровня, ограничивающий распространение единичных сигналов в регистре24, Так как младшие разряды регистрауправление не затронуло, то при появ Олеиии импульса на шине тактовых импульсов 7 появляется единичный сигнална третьем выходе регистра 24, Припоявлении соответствующих тактовыхимпульсов этот сигнал присутствуетпоследовательно на четвертом, пятом,шестом и седьмом выходах регистра 24,затем на выходе элемента ИЛИ-НЕ,снова третьем выходе регистра 24 ит.д. 40Формула изобретенияУстройство для формирования синхросигналов содержащее первый и второй 45 регистры, первый дешифратор, две группы элементов И, триггер, первый и второй элементы И, элемент ИЛИ-НЕ, элемент задержки, причем группа информационных входов первого регистра является группой входов задания начала синхропоследовательности устройства, первый вход первого элемента И является входом разрешения записи устройства, второй вход первого элемента И соединен с выходом второго элемента И, первый вход которого соединен с выходом элемента ИЛИ-НЕ, вход разрешения записи второго регистра соединен с вторым входом второго элемента И, с первыми входами элементов И первой группы, с входом элемента задержки и является тактовым входом устройства, вход сброса в "0" триггера является входом начальной установки устройства, выход триггера соединен с входом сброса в."0" первого и второго регистров, группа выходов первого регистра соединена с группой входов первого дешифратора, первый выход которого соединен с первым входом первого элемента И второй группы, выходы элементов И второй группы соединены соответственно с информационными входами второго регистра, выходы которого соединены с входами элемента ИЛИ-НЕ и соответственно с вторыми входами элементов И первой группы, выходы которых являются выходами группы тактовых выходов устройства, выход первого элемента И соединен с входом разрешения записи первого регистра, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспеченияпеременного периода выходных импульсов, в устройство введены третий элемент И, блок сравнения, третий регистр, группа элементов ИЛИ и второй дешийратор, первый инверсный выход второго дешифратора соединен с вторым входом первого элемента И второй группы, выход элемента задержки соединен с синхровходом триггера, выходы первого дешийратора с второго по и-й соединены соответственно с первыми входами элементов ИЛИ группы, выходы которых соединены с первыми входами элементов И соответственно с второго по и-й второй группы, вторые входы которых соединены соответственно с инверсными выходами второго дешифратора, группа входов которого соединена с группой выходов третьего регистра, с первой группой входов блока сравнения, вторая группа входов которого соединена с группой выходов первого регистра, выход первого элемента И соединен с входом разрешения записи третьего регистра, вход сброса в "0" которого соединен с входом сброса в "0" первого регистра, информационный вход триггера соединен с входом сброса в 0" триггера, выход равенства блока сравнения является первым выходом группы выходов1 г 155 О 5 ОЗ йсрвого дешифратора, выходы с первого 26 сбоя устройства, выход "Больше" блока сравнения является вторым выходом группы выходов сбоя устройства, первый вход третьего элемента И являет 5 ся входом запуска устройства, выход элемента ИЛИ-НЕ соединен с вторым входфм третьего элемента И, выход которфго соединен со стробируюшим входом по и-й второго регистра со ответственно с вторыми вхо тов ИЛИ группы, группа инф ных входов третьего регист , группой входов задания кон довательности устройства,динены соами элеменрмациона являетсяа поспе1550503 Составитель Н,ТороповаРедактор Л,Пчолинская Техред М.Дидик Корректор С.Ше раж 5 аказ 27 Произ твенно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 ВНИИПИ Государственного комитета113035, Москва,Подписноео изобретениям и открытиям при ГКНТ СССР35, Раушская наб., д. 4/5