Логический анализатор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 51)4 С 06 Р 11/30 ПИСАНИЕ ИЗОБРЕТЕНИ ИДЕТЕЛЬСТВ АВТОРСНО Изобрет тельной тезовано для ральных сх те ходных последоматиэации контроля вательностей.На фиг. 1 предст нальная схема предл кого анализатора; н влена функциогаемого логичесфиг, 2 - схема ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР(56) Патент США У 4040025, кл. С 06 Р 3/14, 364-900, опублик.1977.Авторское свидетельство СССР У 1206787, кл. С 06 Г 11/30, 1984. (54) ЛОГИЧЕСКИЙ АНАЛИЗАТОР (57) Изобретение относится к вычислительной технике и может быть использовано для контроля больших интегральных схем и микропроцессорных устройств. Целью изобретения являет" ся расширение функциональных возможностей анализатора за счет автоматизации контроля входных последовательностей. Логический анализатор содержит три преобразователя уровня 1,14,15, и буферных регистров 2-1,1ение относится к вычислихнике и может быть испольконтроля больших интегем и микропроцессорных сисЦелью изобретения является расширение функциональных возможностей анализатора за счет обеспечения авто,2-п, и блоков памяти 3-1З-п, дна мультиплексора 5,4, дваблока 6,7 индикации, блок 8 контроля, формирователь 9 адреса, формирователь 10 сигналов записи-чтения,блок 11 синхронизации, блок 12 цифровой задержки и цифровой компара"тор 13. Дпя автоматизации контролявходной информации предварительнов блок контроля записывается эталонная информация При этом каждая эонапамяти блока контроля (по числу контролируемых каналов) разбивается начетные и нечетные стороны, где соответственно записывается информацияо предельных значениях величины эа"держки импульса и о предельных значениях длительности импульсов. В ре"жиме контроля в случае выхода временных параметров контролируемых импульсов за предельно установленные значения фиксируются номера канала и такта, на которых произошла ошибка.э.п. ф-лы, 4 ил.,ормирователя адреса; на фиг. 3 схема формирователя сигналов записи- чтения; на фиг, 4 - схема блока конт 1роля.Логический анализатор (фиг. 1) содержит первый преобразователь 1 уровня, и буферных регистров 2-1 2-п, и блоков памяти 3-13-п, первый мультиплексор 4, второй мультиплексор 5, первый блок 6 индикации, второй блок 7 индикации, блок о контроля, формирователь 9 адреса, формирователь 1 О сигналов записи 1476474.Формирователь 9 адреса (фиг. 2)содержит и триггеров 16-116-п,и элементов ИЛИ 17-117-п,и исчетчиков 18-118"и.формирователь 10 сигналов записи-чтения (фиг. 3) содержит задающийгенератор 19, генератор 20 одиночного импульса, первый и второй элементы И 21 и 22, первый и второй элементы ИЛИ 23 и 24, три элемента коммутации (переключатели) 25, 26 и 27,кольцевой счетчик 28, первую группуиз и элементов И 29-129-п, вторую группу из и элементов И 30-130-п. 20Блок 8 контроля (фиг. 4) содержитбуферный регистр 31, узел 32 памя-.ти, триггер 33, дешифратор 34, счетчик 35 строк, счетчик 36 каналов,второй циФровой компаратор 37, мультиплексор 38, первый и второй формирователи 39 и 40 одиночного импульса, три эгумента ИЛИ 41 - 43, третийФормирователь 44 одиночного импульса, счетчик 45 длительности, триггер 46, элемент И 47, элемент .48 задержки, четвертый Формирователь 49одиночного импульса, третий цифровойкомпаратор 50.Логический анализатор работает вчетырех режимах: режим записи кон 35трольной информации с устройстваввода; режим записи временной диаграммы с контролируемого устройства;режим чтения временной диаграммы,хранящейся в блоках памяти; режимконтроля временной диаграммы, храня"щейся в блоках памяти,В исходном состоянии буферные ре"гистры 2 и 31, блок 12 циФровой задержки, группа триггеров 16, группасчетчиков 18, кольцевой счетчик 28,триггер 33, счетчик 35 строк, счетчик 36 каналов, триггер 46, счетчик45 длительности обнулены принудительно (цепи приведения логического ана 50лиэатора в исходное состояние услов"но не показаны). В режиме записи контрольной информации с устройства ввода первый переключатель 25 блока 10 формирователя сигналов записи-чтения находится в разомкнутом состоянии(в остальных режимах нормальное по-,ложение переключателя замкнутое).Управляющие сигналы с устройстваввода поступают на вход записи бу"ферного регистра 31 блока 8 контроля, при этом информация, находящаясяна входах буферного регистра, записывается в него. По переднему фронтууправляющих сигналов формирователь49 одиночного импульса формирует передний фронт импульсов записи вузел памяти, по которому контрольнаяинформация с выходов буферного регистра записывается в узел 32 памяти.Адрес ячейки, в которую производитсязапись информации, определяют выходысчетчика 36 каналов и счетчика 35строк. По заднему фронту импульсовзаписи в узел памяти переключаетсясчетчик 35 строк. По переполнениюсчетчика строк на его выходе появится сигнал, который переключит счетчик 36 каналов. Так продолжается дотех пор, пока требуемый объем памятиузла 32 памяти не будет заполненконтрольной информацией,В режиме .записи временной диаграммы с контролируемого устройства вторые входы элементов. И 30 формирователя 1 О сигналов записи-чтения и первый вход элемента ИЛИ 23 через переключатель .27 подключены к нулевой шине, второй выход формирователя 10 сигналов записи-чтения подклю-. чен через переключатель 26 к нулевой шине. На группу входов второго преобразователя 14 уровня от контролируемого устройства поступают сигналы, сочетание которых определяет условие начала записи временной диаграммы логическим анализаторомПри совпадении сигналов с преобразователя 14 и условий, при которых производится запись временной диаграммы, цифровой компаратор 13 выдает сигнал на блок 12 цифровой задержки, сигнал на выходе которого появляется только через некоторое число импульсов на входе. Длительность за" держки определяется блоком 12 цифровой задержки. Блок 11 синхронизации выдает импульс в формирователь 10 сигналов записи-чтения при совпадении сигналов с блока 12 цифровой задержки и третьего преобразователя 15 уровня, группа входов которого подключена к группе синхровходов контролируемого устройства,1476474 25 30 35 40 45 50 55 5По приходу сигнала с блока 11 синхронизации генератором 20 одиночного импульса вырабатывается импульс, ко,торый записывается в кольцевой счет чик 28, после чего кольцевой счетчик вырабатывает периодическую последовательность импульсов записи, которое, пройдя через элементы И 29, поступают на входы буферных регист" ров 2 и входы триггеров 16, при этом информация, находящаяся на входах буферных регистров, записывается в них. По заднему фронту импульсов записи переключаются триггеры 16, при этом формируется передний фронт импульсов записи в блоки 3 памяти. Длительность импульсов записи в блок 3 памяти определяется местом подключения входов сброса триггеров 16 к синхровходам триггеров той же группы. Место подключения при этом определяется по формуламльИ = Е ( ) + 2 + п если при расчете получилось И п и лзИ=Е ( - -) +2+и-илв1 если при расчете по первой формуле получилось Н 7 пугде Ю - номер триггера, к синхровходу которого. подключает"ся вход сброса;и - номер триггера, вход сброса которого подключают;з, - длительность импульса записи в блок памяти;Г - время выборки (длительность импульса записи в буФерный регистр);Е - Функция, означающая взятиецелой части дробного числа;и - общее число триггеров;л"в где ".ф - время переключения адресного счетчика;- время установления адреса блока памяти.По заднему фронту импульсов записи в блоки памяти переключаются адресные счетчики 18, выходы которых определяют адрес ячейки, в которую производится запись информации. При заполнении блоков 3 памяти на выходе последнего счетчика 18 появится сиг нал, который остановит работу кольцевого счетчика 28,В режиме чтения информации второйвыход формирователя 10 сигналов записи-чтения подключен через переклю"чатель 26 к нулевой шине, вторыевходы элементов И 29 подключаются кнулевой шине, а управляющий входзадающего генератора 19 отключаетсяот нулевой шины, При этом уменьшается частота генератора 20, что уменьшает скорость изменения данных навыходе блока 6 индикации для удобства ее чтения,При переключении переключателя27 первый вход элемента ИЛИ 23 отключается от нулевой шины, при этом генератор 20 одиночного импульса формирует импульс, который записываетсяв кольцевой счетчик 28, После этогокольцевой счетчик Формирует периодическую последовательность импульсов чтения, которые, пройдя черезэлементы И 30, поступают на управляющие входы мультиплексора 4 и черезэлементы ИЛИ 17 - на счетные входысчетчиков 18, Мультиплексор 4 подуправлением импульсов чтения подключает соответствующий блок 3 памятичерез второй мультиплексор 5 к блоку 6 индикации. Выбор канала второго мультиплексора 5 определяется положением переключателя 26 По заднему Фронту импульсов чтения переключаются счетчики 18, подготавливая чтение из следующих ячеек блоков памяти.В режиме контроля управляющийвход задающего генератора 19 формирователя 1 О сигналов записи-чтенияотключается от второго входа элемента ИЛИ 23 и вторых входов элементовИ 30 и подключается через переключатель к нулевой шине (переключательусловно не показан), вторые входыэлементов И 29 через переключатель27 и второй вход элемента И 22 черезпереключатель 26 подключаются к нулевой шине, При переключении переключателя 27 первый вход элементаИЛИ 23 отключается от нулевой шины,при этом генератор 20 одиночного импульса формирует импульс, которыйзаписывается в кольцевой счетчик 28.После этого кольцевой счетчик 28 формирует периодическую последовательность импульсов чтения, которые,пройдя через элементы И 30, посту 147647435 пают на управляющие входы мультиплексора 4 и через элементы ИЛИ 17 на счетные входы счетчиков 18, Мультиплексор 4 под управлением импульсов чтения подключает через второй мультиплексор 5 соответствующий блок 3 памяти к блоку 8 контроля. Выбор канала 5 мультиплексоров определяется положением переключателя 26. 10При переключении переключателя 26 формирователь 40 одиночного импульса выдает импульс, который устанавливает в единичное состояние триггер 46. Тем самым дается разреше ние работе счетчика 45 длительности, На группе входов мультиплексора 38 информация представлена по всем каналам. По номеру канала, определяемому счетчиком 36 каналов, на 20 выходе мультиплексора 38 присутствует информация выбранного канала. Счетчик 45 длительности наращивает свое состояние по тактовой частоте задающего генератора 19. По заднему 25 фронту импульсов чтения переключаются счетчики 18, подготавливая чтение из следующих ячеек блоков 3 памяти. Со сменой инйормации на канале выходная информация мультиплексора 38 30 меняет свое состояние и йормирователь 39 одиночного импульса выдает импульс, который сбрасывает триггер 46. Сигнал запрета на выходе триггера 46 останавливает работу кольцевого счетчика 28 и запрещается работа счетчика 45 длительности, с выходов которого инйормация о длительности задержки импульса поступает на вторую группу входов компаратора 50, 40 Сигнал запрета, пройдя через элемент 48 задержки, .разрешает сравнение подсчитанной длительности сигнала с предельными значениями, которые поступают на первую группу входов цифрового компаратора 50 из узла 32 памяти.Инйормация к сравнению из узла 32 памяти выбирается следующим образом, Значение первой адресной группы входов узла 32 памяти, определяемое счетчиком 36 каналов, выбирает соответствующую номеру канала зону памяти. Каждая зона памяти разбита на определенное количество строкВ четных строках содержится информа 55 ция о предельных значениях величины задержки импульса, в нечетных строках содержится информация о.псе. дельных значениях длительности импульса, Значение второй адресной1группы входов узла 32 памяти, устанавливаемое счетчиком 35 строк, определяет в зоне памяти строку.В том случае, если подсчитанноезначение не выходит за границы установленного предела, на первом выходе цифрового компаратора 50 появляется сигнал сравнения. По этомусигналу на выходе йормирователя 44одиночного импульса появляется импульс, который обнуляет счетчик 45длительности, переключает счетчик35 строк и устанавливает в единичноесостояние триггер 46. Тем самымразрешается работа кольцевого счетчика 28 и счетчика 45 длительности,который ведет счет длительности импульса до смены инйормации на выходе узла 38 мультиплексоров. Затемснова производится сравнение кодови так до тех пор, пока на выходепоследнего счетчика 18 не появитсясигнал, свидетельствующий о просмотре всех адресов блока 3 памяти. Зтотсигнал переполнения сбрасывает триггер 46 (цепь условно не показана),обнуляет счетчик. 35 строк и увеличивает значение счетчика 36 каналов,тем. самым выбирается следующий канал для анализа.При совпадении сигналов со счетчика 36 каналов и условий окончанияконтроля цифровой компаратор 37 вы"дает сигнал, который запрещает работу кольцевого счетчика,В том случае, если подсчитанноезначение длительности импульса прианализе на цифровом компараторе 50выходит за границы установленногопредела, на втором выходе цифровогокомпаратора 50 появляется сигнал,который устанавливает в единичноесостояние триггер 33. Триггер 33останавливает работу кольцевогосчетчика (цепь не показана) и разрешает дешифратору 34 передачу навторой блок 7 индикации информациисо счетчика 36 канала, счетчика 35строк, счетчика 45 длительности,узла 32 памяти,Таким образом, предложенная совокупность признаков позволяет обеспе-,чить возможность автоматизации контроля временной диаграммы входныхпоследовательностей.лгде И = Е( - -) Формула изобретения 1. Логический анализатор, содержащий три преобразователя уровня, пер 5 вый мультиплексор, первый блок индикации, формирователь адреса, формирователь сигналов записи-чтения, блок синхронизации, блок цифровой задержки, цифровой компаратор, и буферных регистров и и блоков памяти,л лфь +.(,цп/ У6- время записи в блок памяти;лв - время записи в буферныйрегистр;ф - время формирования адреса;лц - время установления адресаблока .памяти; 20Е - функция, означающая взятиецелой части дробного числа, группы входов первого, второго и третьего преобразователей уровня являются соответственно группами ин формационных входов, входов заданий условий запуска и входов синхронизации анализатора, группа выходов первого преобразователя уровня соединена с группами информационных входов и буферных регистров, группа выходов -го буферного регистра, где- 1п, соединена с группой информационных входов -го блока памя.ти, вход записи которого соединен с35 -м информационным выходом первой группы Формирователя адреса, 1-я группа информационных выходов которого, где= 2 и+1, соединена с группой адресных входов 1-го блока 4 памяти, группа выходов которого сое" динена с х-й группой информационных входов первого мультиплексора, группа адресных входов которого соединена с первой группой информационных входов формирователя адреса и с первой группой информационных выходов формирователя сигналов записи-чтения, вторая группа информационных выходов которого соединена с входами записи соответствующих буферных регистров и с второй группой информационных входов формирователя адреса, выход признака конца цикла работы которого подключен к первому входу, разрешения счета формирования,сигналов записи-чтения, синхровход которого соединен с выходом блока синхронизации, группа выходов второго преобразователя уровня соединена через цифровой компаратор и блок цифровой задержки с входом разрешенияблока синхронизации, синхровход которого соединен с выходом третьегопреобразователя уровня, о т л и ч а -ю щ и й с я тем, что, с целью расширения Функциональных возможностейза счет обеспечения автоматизацииконтроля входных последовательностей, .анализатор содержит второймультиплексор, блок контроля и второй блок индикации, группа входовкоторого соединена с группой информационных выходов блока контроля,первый информационный вход которогосоединен с первым входом разрешениясчета формирователя сигналов записичтения, стробирующий вход и второйвход разрешения счета которого соединены соответственно с выходом стро"ба и признака конца работы блокаконтроля, второй информационный входблока контроля соединен с тактовымвыходом формирователя сигналов записи-чтения, выход признака номераканала которого соединен с адреснымвходом второго мультиплексора ивходом пуска блока контроля, тактовый вход которого является управляющим входом ввода эталонной информа"ции анализатора, группа выходов первого мультиплексора соединена сгруппой информационных входов второго мультиплексора, первая и втораягруппы выходов которого подключенысоответственно к группе входов первого блока индикации и первой группе информационных входов блока контроля, вторая группа информационныхвходов которого является группойвходов эталонной информации анализатора, причем блок контроля содержит буферный регистр, узел памяти, дватриггера, четыре формирователя одиночного импульса, первый, второй и третий элементы ИЛИ, первый элемент И, элемент задержки, счетчик строк, счетчик каналов, счетчик длительности, первый и второй цифровые компараторы, дешифратор и мультиплексор, группа адресных входов которого соединена с группой разрядных выходов счетчика каналов, с первой группой адресных входов узла памяти, с первой группой информационных входов дешифратора и с группой входов первого цифрового компаратора блокаконтроля, выход которого является выходом признака конца работы блока контроля, первая группа информационных входов которого подключена к группе информационных входов мультиплексора, выход которого через первый формирователь одиночного импульса соединен с нулевым входом первого триггера, единичный вход которого соединен с выходом первого элемента ИЛИ, первый вход которого соединен с выходом второго формирователя одиночного импульса, вход которого является входом пуска блока контро ля, выход первого триггера соединен с первым входом первого элемента И, с входом элемента задержки и является выходом строба блока контроля, второй вход первого элемента И яв ляется вторым информационным входом блока контроля, выход первого элемента И соединен со счетным входом счетчика длительности, вход сброса которого соединен с вторым входом 25 первого элемента ИЛИ, с выходом третьего формирователя одиночного импульса и с первым входом третьего элемента ИЛИ выход элемента задержки соединен с входом стробирования вто- ЗО рого цифрового компаратора блока контроля, первый выход которого соединен с входом третьего формирователя одиночного импульса, второй выход второго цифрового компаратора блока контроля соединен с установочным35 входом второго триггера, выход которого соединен .с входом разрешения дешифратора, вторая группа информационных входов которого соединена с второй группой адресных входов узла памяти и с группой разрядных выходов счетчика строк, третья группа информационных входов дешифратора соединена с первой группой информа 45ционных входов второго цифрового компаратора блока контроля и с группойвыходов узла памяти, четвертая группа информационных входов дешифраторасоединена с второй группой информационных входов второго цифрового50компаратора блока контроля и с группой разрядных выходов счетчика длительности, группа выходов дешифратора является группой информационных выходов блока контроля, первый вход55второго элемента ИЛИ соединен с входом сброса счетчика строк и является первым информационным входом бпока контроля, выход переполнения счетчика строк соединен с вторым входомвторого элемента ИЛИ, выход которогосоединен со счетным входом счетчикаканалов, второй вход третьего элемента ИЛИ соединен с входом записичтения узла памяти и с выходом четвертого формирователя одиночногоимпульса, вход которого соединен свходом стробирования буферного регистра блока контроля и является тактовым входом блока контроля, выходтретьего элемента ИЛИ соединен сосчетным входом счетчика строк, группа,информационных входов узла памятисоединена с группой выходов буферного регистра блока контроля, группаинформационных входов которого образует вторую группу информационныхвходов блока контроля.2. Анализатор по п. 1, о т л и -ч а ю щ и й с я тем, что формирователь сигналов записи-чтения содержитзадающий генератор, генератор одиночного импульса, два элемента И,два элемента ИЛИ, три элемента ком"мутации, кольцевой счетчик и двегруппы элементов И, причем группывыходов элементов И первой и второйгрупп являются соответственно второйи первой группами информационных выходов формирователя, первыевходыэлементов И первой и второй групппопарно объединены и подключены ксоответствующим выходам кольцевогосчетчика, синхровход которого соеди"нен с выходом первого элемента Ии является тактовым выходом формирователя, вторые входы элементов И первой группы объединены и подключенык размыкающему контакту третьегоэлемента коммутации, подвижный контакт которого подключен к шине нулевого потенциала, а замыкающий контакт подключен к вторым входам элементов И второй группы, управляющемувходу задающего генератора и первому входу первого элемента ИЛИ,второй вход которого является синхровходом формирователя, выход задающегогенератора соединен с первым входомпервого элемента И и синхровходомгенератора одиночного импульса, второй вход первого элемента И является стробирующим входом формирователя, выход первого элемента ИЛИ соединен с подвижным контактом первогоэлемента коммутации, размыкающийконтакт которого соединен с входомзапуска генератора одиночного импульса, выход которого соединен свходом.записи кольцевого счетчика,разрешающий вход которого соединенс выходом второго элемента ИЛИ, первый вход которого является вторымвходом разрешения счета формирователя, первый вход второго элемента Иявляется первым входом разрешения счета формирователя, второй вход второго элемента И соединен с замыкающим контактом второго элемента коммутации, подвижный контакт которогосоединен с шиной нулевого потенциала, а размыкающий контакт являетсявыходом признака номера канала формирователя, выход второго элементаИ соединен с вторым входом второгоэлемента ИЛИ.1476474 Составитель С. СтарчихинРедактор Ю, Середа Техред М. Ходанич Корректор М. Максимишинец 2158/ Тираж 669 Подписноественного комитета по ивобретениям и открытиям и 113035, Москва, Ж, Раушская наб., д. 4/5 СССР НИИПИ су изводственно-издательский комбинат "Патент", г. Ужгород, ул. ина, 101