Устройство для кодирования

Номер патента: 1462494

Автор: Карпухин

ZIP архив

Текст

,Ф. Избыискретных1969,тво СССР3/02, 1985. ОСУДАРСТВЕННЫЙ КОМИТЕТ О ИЗОБРЕТЕНИЯМ И ОТНРЫТИ Г 1 РИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(54) УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯ(57) Изобретение относится к вычислительной технике и технике. связи,может использоваться в системах передачи и хранения цифровой информации и позволяет повысить быстродействие, Устройство содержит сдвиговый регистр 1, формирователь 2 первого проверочного символа, формирователи 3 последующих проволочныхсимволов, элемент ИЛИ 4 и блок 5 управления, Поставленная цель достигается благодаря реализации в устройстве нового алгоритма обработки,позволяющего вдвое увеличить информационную часть передаваемого кодового слова. 3 з,п, ф-лы, 5 ил.45 Изобретение относится к вычислительной технике и технике связи иможет быть использовано в системахпередачи и хранения цифровой информации.Цель изобретения - повышениебыстродействия.На фиг. 1 показана блок-схемаустройства для кодирования. На 10фиг. 2-4 - функциональные схемы соответственно Формирователя первогопроверочного символа, Формирователяпоследующего проверочного символа иблоКа управления; на фиг. 5 - временные диаграммы сигналов,Устройство для кодирования содержит (фиг. 1) сдвиговый регистр 1.длиной 2 разрядов (2 - длина блокаш-разрядных входных символов), формиро Ователь 2 первого проверочного.символа, первый (2 С)-й Формирователи 3последующего проверочного символа(й - число ошибок, исправляемыхвыходным степенным кодом над полемСР (2 , элемент 4 ИПИ и блок 5управления. На Фиг, 1 обозначеныинформационный и тактовый входы 6и 7,Формирователь 2 первого провероч- ЗОного символа содержит (Фиг. 2) пер"вый - четвертый буферные регистры8-11, вычитатель 12 по модулю (2-1преобразователь 13 кода и сумматор14 по модулю (2 -1), На фиг, 2 обоз.начены информационные входы .15, первый,-.четвертый управляющие входы16-19, вход 20 разрешения считывания, первые и второй выходы 21 и 22.Формирователь 3 последующего про" 4 Оверочного символа содержит (фиг. 3)первый - четвертый буферные регистры 23-26 первый и второй сумматоры, 1 д= 1 +а ) где с - примитивный элемент поля СР(2 ).На фиг. 5 обозначены сигналы на входах и выходах блока 5 управления:а - на тактовом входе 7;б - на первом выходе 46,1 второй группы Ь,;в - на первом выходе 45.1 первой группы Ь;г - на втором выходе 462 второй группы Ь 1;7д - на втором выходе 45,2 первой0группы Ъ,;е - на третьем выходе 46,3 второй группы Ьж - на третьем выходе 45.3 первой0группы Ьз - на четвертом выходе 46,4 второй группы Ь;и - на выходах третьей группы 47ч)к - на пятом выходе 46,5 второй группы Ь;л - на четвертом выходе 45,4 первой группы Ь)м - на первом выходе 44.1 (уп- равляющий вход сдвигового регистра ) Ьн - на втором выходе 44,2 (вход 39 разрешения считывания формирователя 3.1) Ь;О, п - на (26 - 1)-м и (2 й)-м выходах 44 (входы 39 разрешения считывания Формирователей 3, (2 й - 1) и 3. (21: Ъ) , Ьр " на (2 й + 1)-м выходе 44(2) (вход 20 разрешения считывания Формирователя 2) Ъ,.Принцип действия устройства длякодирования заключается в следующем.Информация, подлежащая кодированию, разбивается на блоки по 2 ш-разрядных символов в каждом, являющихся показателями степени примитивного элемента ЫСР(2 ) - корнянеприводимого многочлена Г(Х) степени ш. Обозначим информационные символы К ,.(1 = О 2- .1), проверочные символы, Формируемые устройством для кодирования, - К(8О)2 г. - 1, где й - число ошйбок) исправляемых кодовым словом). Тогдапервый проверочный символ (К,) опре"деляется так1к., и ,-1(6) Этот элемент не принадлежит кольцупо модулю 2 - 1 (по модулю 7 в нашем примере), так как, например15 7 Ь = О.Из (6) следует свойство этогоэлемента со+а со,20 где а - любой элемент кольца, Дей- ствительно Аналогично 001 000 11 010 00 011 00 010 О 011 01 001 110 100 01 1 101 100 01 10 010 000 111 000Формирование проверочных символов Кпри я ) 0 производится аналогично формированию первого проверочного символа, При этомК : К,++ Ч(К, - К,- Д),К К+ + Ч(К- К файфКо Ч(К"Ко)Проверочные си волы располагаются после информационных разрядов в следующем порядке; КК К ,Коф тоятельпереда стр 9 9 и 10 ние а последующие проверочные символы 1, В 7 0) по Формулам2 -2К у- К+(КаОкф К,+Я К;+ЯК 1 еф +ф(Я:Ы 8 с 60+а Ю. Яв 6ф р) 11где еи Ж - знаки суммирования в по" ле СР (2 ), а сложение (+) и умножение (.) осуществляется по модулю 2 -1,Формирование первого проверочного символа (К) будем производить последовательно следующим образом. Обозначим сумму первых двух членов формулы (1) с , тогдавк к 3 Ч о-= с 9= сгде Ы = 0+1Ч(1а операция вычитания (-) производится по модулю 2 -.В общем случаеК. = К,+ Ч(К- К,), (3) иК 0 Кз .,+ Ч(Кг -т Ктф- ) (4) В таблице приведены значения Функции М(Е) для поля СР (2 ), при-митивный элемент 1 которого является корнем неприводимого многочлена Е(Х) = Х + Х + 1, а также значения( В качестве примера наидем последний проверочный символ К последовательности с элементами из кольца по модулю 2- 1, ш = 3: Однако, например, 3 + 41 О, анеВ соответствии с Формулой (2)ф К 2 + ц(с - 2) 2Далее, в соответствии с формулой (3) ЗОК, -1+ Ч(2 - 1) -.4. К 6+Ч(4-6) -3,35 Кж + (3 - со) = сф(3) Здесь используется то об ство, что К равное , не ется на второй буферный рег и таким образом на регистра сохраняется предыдущее знач (в скобках после знака со). Аналогично К = + ч(3 - ) = (3),5 к =О+р(3-О) - 1,К К = +( - ) с (1)7 оУстройство для кодирования работает следующим образом,На вход 6 устройства поступают блоки информации по 2 ш разрядов в сопровождении тактовых имПульсов Ъ , затем 2 й циклов (2 с ш тактов) следует пауза для заполнения ее проверочными символами, Перед началом работы регистры 10 и 26 устанав ливаются в со (единицы во всех ш разрядах).40 За первыми щ тактами следует нулевой цикл, в течение которого по сигналам Ь заполняются первые щ разрядов сдвигового регистра 1, Затем следует первый цикл (щ + 1 , 2 щ такты), в течение которого по сигналам Ь 1 в каждом формирователе13.3 производится запись на регист." ры 23 первого символа информации К сложение его с нулем, поступающим на входы 33, на сумматоре 21, так ; как в первом цикле х = О (см. Форму, лы 5) и затем запись результата нарегистр 24 по сигналам Ь . Одноврегменно в Формирователе 2 по сигналуоЬ производится запись Кр на регйстр 8, на вычитателе 12 - ньяи, тание из содержимого регистра 10(о) сод:.ржимого регистра Я (К,);результат (р;) поступает па преобра, зователь 13 кода, далее на суммато- , ре 14 производится сложение 0(выход преобразователя 13) с содер,жимым регистра 8 (К ) и запись реозультата (К ) на регистр 9 по сигнаоалу Ь , Далее в каждом формировате,ле 3 .1 на вычитателе 29 осуществляется вычитание из содержимого регистра 26 содержимого регистра 24, преобразование результата на пре" образователе 30, сложение с содержимым регистра 24 на сумматоре 28 изапись результата на регистр 25 посигналу Ь , а на первом Формировате 1ле перепись К с регистра. 9 на регистр О по сигналу Ь.К концу первого цикла сдвиговыйрегистр 1 полностью заполняется и,начиная со второго цикла, через элемент 4 ИЛИ информация с последовательного выхода сдвиговогб регистра1 поступает на выход устройства.Второй цикл (2 щ + 1 Зщ такты) аналогичен первому циклу дляформирователя 2. В Формирователях3.3 по сигналам Ьпроизводится запись на регистр 23 второго симво"ла К сложение его с величиной я (см, формулу 5), поступающей с блока 5 управления на входы 33 (сигнаплы Ь) и далее на сумматоры 27; ре"зультат записывается на регистр 24по сигналу Ь-. Одновременно по сиг "3налу Ьсодержимое регистра 25 переписывается на регистр 26, Далее навычитателе 29 осуществляется вычитание иэ содержимого регистра 26 (К,),содердимого регистра 24 (К,), преоб 5 1 О 15 20 25 30 35 разование результата на преобразователе 30 и сложение с содержимымрегистра 24 (К) на сумматоре 28 сзаписью суммы К,+ с(К - К,) на регистр 25 по сигналам Ь ,3Циклы с третьего по (2 щ - 1)-йаналогичны второму, причем в (2 щ)-мцикле в последующих формирователях3,1 3(2 - 1) на регистрах 25будут находиться Кбеэ К, (2) .В (2 щ)-м цикле формирователь 2работает аналогично второму циклу,причем далее производится передачасформированного в формирователе 2первого проверочного символа К, срегистра 9 на входы 32 формирователей 3.1 3,(2 Т - 1) и запись нарегистры 24 по сигналу Ь . Затем в(2 щ + )-м цикле по сигналам Ь, содержимое регистра 25 переписываетсяна регистры 26 Формирователей 3,1,3.(2 с - 1). Одновременно посигналу Ь первый проверочный символ К, переписывается с регистра 9на регистр 11 формирователя 2. Далеена вычитателях 29 формирователей3,1. ,3.(.2 - 1) производится вычитание первого проверочного символа 1, из содержимого регистров 26(К я беэ Кр)., преобразование резуль"татов на преобразователях 30 и сложение с содержимым регистров 24 (К,)на вторых сумматорах 28 с записьюрезультатов (К , р,О) на регистры25 по сигналам Ь . В следующем (2 + 2)-м цикле по сигналам Ьпрсизводится выдача второго проверочного символа Кс регистра 25 формирователя 3,1 через эле" мент 4 ИЛИ на выход устройства. В остальных 2 " 1 циклах(с (2 + 3) -го по (2+ 2 с + 1)-йцикл обработки текущего блока информации, нулевой и первый циклы обработки сл"дующего блока информации)производится последовательная выдача проверочных символов К , К2 фф 2 е с реэистра 25 Формирователей 3,2,,3.(2 Е - 1) по сигналам Ь 2Ь, соответственно и первого провегерочного символа Кр с регистра 11 посигналу Ь 1 через элемент 4 ИЛИ навыход устройства, Начало выдачи первого проверочного символа К, совпадает с началом обработки следующегоблока информации,Устройство для кодирования позволяет по сравнению с прототипом увеличить скорость передачи информации (отношение числа информационных разрядов к числу разрядов кодового слова) путем увеличения информационной части до 2 ш-разрядных символов,10формула изобретения 1, Устройство для кодирования, содержащее сдвиговый регистр длиной 2 разрядов (2 - длина блока 15 входных символов), информационный вход которого является информационным входом устройства, выходы первых ш разрядов сдвигового регистра соединены с информационными входами 20 Формирователя первого проверочного символа, первые выходы которого подключены к первым информационнью входам первого - (2 й - 1)-го Формирователей последующего проверочно-25 го символа (1) - число ошибок, исправляемых выходным степенным кодом над полем СР (2 ), блок управления, вход которого является тактовым входом устройства, элемент ИЛИ, 30 выход которого является выходом устройства, первый выход блока управления соединен с управляющим входом сдвигового регистра, выходы первой группы блока управления соединены с управляющими входами Формирователя проверочного символа, выходы второй группы блока управления подключены к управляющим входам всех формирователей последующего проверочно .го символа, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в устройстве вторые информационные входы всех Формирователей последующего проверочного символа 45 подключены к выходам первых ш разрядов сдвигового регистра, выход 2 ш-го разряда которого соединен с первым входом элемента ИЛИ, выходы третьей группы блока управления под 50 ключены к третьим информационным входам всех Формирэвателей последующего проверочного символа, выходы которых и второй выход Формирователя первого проверочного символа соединен. с соответствующими входами элемента ИЛИ, второй - (2 С + 1)-й выходы блока управления соединены со входами разрешения считывания соответственно первого - (2 - 1)-гоФормирователей последующего проверочного символа и формирователяпервого проверочного символа,2, Устройство по п. 1, о т л ич а ю щ е е с я тем, что формирователь первого проверочного символасодержит первый - четвертый буферные регистры, вычитатель по модулю2 - 1, преобразователь кода и сумматор по модулю 2 - 1, информационные входы первого буферного регистра являются информационными входамиформирователя, информационные выходы первого буферного регистра подключены к первым входам сумматорапо модулю 2 - 1 и вычитателя по модулю 2 - 1, выходы которого соединены через преобразователь кода совторыми входами сумматора по модулю2 - 1, выходы которого подключены кинформационным входам второго буферного регистра, управляющий выходпервого буферного регистра соединенс первым управляющим входом второгобуферного регистра, выходы которогоподключены к информационным входамтретьего и четвертого буферных регистров и являются первыми выходамиформирователя, выходы третьего буФерного регистра соединены с вторыми входами вычитателя по модулю.2- 1, управляющий вход первого, второй управляющий вход второго и первый управляющий вход четвертого иуправляющий вход третьего буферныхрегистров являются соответственнопервым - четвертым управляющими вхо"дами блока, второй управляющий входи выход четвертого буферного регистра являются соответственно входомразрешения считывания и вторым выходом Формирователя,3. Устройство по и. 1, о т л ич а ю щ е е с я тем, что формирователь проверочного символа содержитпервый - четвертый буферные регистры, первый и второй сумматоры по модулю 2 ф, вычитатель по модулю2 - 1 и преобразователь кода, инфор-,мационные входы первого буферногорегистра являются первыми информационными входами формирователя, выходыпервого буферного регистра соединеныс первыми входами первого сумматорапо модулю 2 - 1, выходы которого .подключены к первым информационньивходам второго буферного регистра,1462494 Редак Корол оизводственно-издательский комбинат "Патент", г, Ужгород, ул. Гагарина,ф й Составитель О, РевА. Долинич Техред М.Ходанич Заказ 736/56 Тираж 879НИИПИ Государственного комитета по изобретен113035, Москва, Ж, Раушска ииоррект Подписноеи и открытиям при ГКНТ ССнаб., д, 4/5

Смотреть

Заявка

4310932, 21.08.1987

ОРГАНИЗАЦИЯ ПЯ В-8466

КАРПУХИН АНАТОЛИЙ ИВАНОВИЧ

МПК / Метки

МПК: H03M 13/51

Метки: кодирования

Опубликовано: 28.02.1989

Код ссылки

<a href="https://patents.su/8-1462494-ustrojjstvo-dlya-kodirovaniya.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для кодирования</a>

Похожие патенты