Устройство для приема дискретной информации, закодированной корректирующим кодом

СОЮЗ СОВЕТСНИХСОЦИАЛИСТ ИЧЕСНИХРЕСПУБЛИН А 1 е св(59 4 Н 03 М 13 00 НОМИТЕТОТНРЫТИЯМ ГОСУДАРСТВЕННЫПО ИЗОБРЕТЕНИЯПРИ Гкнт СССР ТЕНИ ИКАНИЕ ИЗО ОРСНОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССРИ 680189 ь кл Н 03 М 13/00 ь 1979Авторское свидетельство СССРИь 1172022, кл. 11 03 М 13/00, 1985(54) УСТРОЙСТВО ДЛЯ ПРИЕМА ДИСКРЕТНОЙ ИНФОРМАЦИИ, ЗАКОДИРОВАННОЙ КОР-РЕКТИРУЮЩИМ КОДОМ(57) Изобретение относится к элект.росвяэи и может быть использовано всистемах передачи информации с решающей обратной связью. Цель изобретения - повышение достоверности устройства. Устройство для приема дискретной информации, закодированной корректирующим кодом содержит накопитель 1, декодируняций блок 2, анализатор 3 зависимых ошибок, выходной накопитель 4, селектор 5, блок б управления, первый сумматор 7, блок 8памяти, датчик 9 кода, блок 10 сравнения, блоки 11,2 ключей, регистры13,14, второй 15 и третий 1 б сумматоры, первый 17 и второй 18 делителикодов, 1 з.п. ф-лы, 3 ил.Изобретение относится к электро, связи и может быть использовано в системах передачи информации с решающей обратной связью.Цель изобретения - повышение достоверности устройства.На фиг 1 представлена структурная схема описываемого устройства; на фиг.2 - структурная схема блока уп равления; на Фиг.З - структурныесхемы накопителя декодирующего блока, селектора, сумматора и связи между ними.Устройство для приема дискретной 15 информации, закодированной корректи" ; рующим кодом (Фиг.1), содержит на копитель 1, декодируаций блок 2, анализатор 3 зависимых ошибок, выходной накопитель 4, селектор 5, блок 6 упранления, первый сумматор 7, блок 8 памяти, датчик 9 кода, блок 10 сравнения, блоки 11,12 ключей, регистры ,13,14, второй 15 и третий 16 сумматоры, перный 17 и второй 18 делители кодов. На чертеже представлены также синхронный распредепитель 19, блок 20 регистров и стартстопный распределитель 21, образующиеблок 8 памяти, и элемент И 22, образующий вместе с элементом 23 задержкианализатор 3 зависимых ошибок.Блок 6 управления (Фиг.2) содержит делитель 24 импульсон, регистр 25, дешифратор 26, триггер 27, элемент И 28 и генератор 29 тактовых импульсов.Декодирукщий блок, селектор и сумматор (Фиг.З) содержат блок 30 деления на производящий полином, де шифратор 31 ошибок, элемент И 32, элемент ИЛИ, 33, регистр 34, элемент И 35 и мажоритарный элемент 36.Устройство работает следующим образом, 45На вход устроиства н накопитель1 с помощью тактовых импульсов ТИ 1 от блока 6 управления поэлементно поступает последовательность кодо,вых комбийаций с одновременным декодированием в декодирующем блоке 2, где производится деление принятой комбинации на производящий полином, определение синдрома и Формированиепоследовательности для коррекЦии ис каженных разрядов.В блоке 30 деления на производящий полином принятая кодовая комбина- ция делится на производяний полином для определения синдрома ошибки. Полученный синдром поступает на дешифратор 31 ошибок, в котором Формируется на выходе "1" сигнал "1", еслисиндром не равен "О", на выходе "2"-11сигнал 1 , если получен неи спр авляющий синдром , и н а выходе " 3" - си гН 11нал 1, если получен исправляющийсиндром. При ртом выход "1" можетявляться, например, выходом схемыобъединения (элемента ИЛИ), котораяформирует сигнал "1" при ненулевомсиндроме; выход "2" может являтьсявыходом схемы объединения всех неисправляющих синдромов; выход "3"всех исправляющих синдромов используемого корректирующего кода. Выходы"4" - "6" дешифратора 31 ошибок формируют по вычислитльному синдромуошибок, каждый из которых соответствует определенным искаженным разрядам, последовательность для коррекции этих искаженных разрядов. В полученной корректирующей последовательности с выходов "4" - "6" .нарегистр 34 поступают сигналы "1",если разряд необходимо корректиро"вать (исправлять), и "0", если имелместо правильный прием разряда.При отсутствии ошибок или кали"чии необнаруживаемых ошибок (синдром равен "О", последовательностьв регистре 34 - набор "0") комбинация через сумматор 7 тактовыми импульсами ТИ 1 с блока 6 переписывается в выходной накопитель 4 и выдается потребителю.При обнаружении ошибок дешифратор 31 ошибок на выходе "1 Формирует сигнал (синдром не равен "О" "ошибка обнаружена), который тактовыми импульсами ТИ 2 с блока 6 переписывается в анализатор 3 и блок 11ключей. Если ошибки исправляются, тона выходах "4" - "6" дешифратора 31формируется корректирующая последовательность для исправления разрядов, в противном случае (неисправляемые ошибки) на ныходе "2" Формируется сигнал "1", который через селектор5 поступает и регистр 25 блока 6 ввиде признака о невозможности исправления ошибок,Испранление ошибок селектором 5производится одновременно с выдачейкодовой комбинации с выхода накопите"ля 1 через сумматор 7. При этом сформированная корректирукщая последова62492 14тельность в регистре 34 синхронно свыдачей потребителю информации (сигналы ТИ 1 с блока 6) через сумматор7 корректирует (исправляет инвертированием) разряды и одновременно изменяет значение синдрома для устранения влияния исправляемых разрядовна содержимое блока 30 деления напроизводящий полином.В случае невозможности исправления ошибок дешифратор 31 ошибок формирует сигнал "1" на выходе "2",который через селектор 5 записывается в регистр 25 блока 6 как признакприема кодовой комбинации ("1"неисправляемый прием; "0" - приемс исправляемой, необнаруживаемойошибкой или правильный прием).Для пояснения дальнейшей работыу строй ств а р ас смотрим пример т ехнической реализации блока 6 управления,в котором генератор 29 тактовых импульсов, синхронизируемый от первойрешающей схемы (демодулятора и генератора), формирует опорную частоту(меандр) для получения тактовых импульсов управления. Делитель 24 импульсов формирует тактовые импульсыТИО, ТИ 1, ТИ 2 длительности тактовыхимпульсов соотносятся следующим образом: ,.= 1 разряда; 1,.и = С кодо"вой комбинации ( Г:(2,),Сигнал с селектора 5 (признакиприема кодовых комбинаций) поступают в регистр 25, информационные выходы которого подключены к дешифратору26, представляющему собой схемуобъединения (элемент ИЛИ), котораяв случае равенства всех признаков"0" устанавливает триггер 27 в состояние "О". Сигнал с выхода "1" триг.гера 27 в этот период запрещает запись информации в блок Я памяти(сигнал СИЗ равен "0").В случае приема комбинации с неисправляемой ошибкой признак "1" записывается в регистр 25 с последующим сдвигом тактовыми импульсамиТИ 2 блока б и одновременно устанавливает триггер 27 в состояние "1",что позволяет сфор.кровать сигналСИЗ для блокировки выходного накопителя 4 и сигнал СИй для разрешениязаписи информации на длине блокировки в блок 8 памяти, Сигнал блокировки СИЗ будет на выходе блока 6 дотех пор, пока все признаки не будутравны "0", т,е, пока дешифратор 26,не установит триггер 27 в состояние11 10 , в результате которого э ав ершается блокировка ( сб р ос сигнала СИЗ ) ,запрещается запись в блок 8 памяти ,и до момента записи первого разрядаочередной комбинации в выходной на-к опнт ел ь 4 производится считываниекомбинаций из блока 8 памяти в вы"10 ходной накопитель 4 ( :8 ),Т 11 О Т 111С начала блокировки начинаетсяэтап приема участка комбинации и восстановление порядка следования аналогично работе устроиства приема с ре=15 шающей обратной связью и блокировкой.Этот этап характеризуется тем, чтоэлементы принятых комбинаций записываются в блок 8 памяти, а их призна"ки записываются в регистре 25 в ви 20 де сигнала "0" (прием без ошибок),или "1" (прием с неисправляемымиошибка 1 и). При этом синхронно с при"емом комбинаций производится сдвигпризнаков импульсами ТИ 2 в регистре25 25; в случае правильного повторногоприема вместо признака "1" (при условии, что первоначально имел местоискаженный прием) записывается признак "0" с одновременной записью при 30 нятой комбинации в блок 8 памяти,В блоке 8 памяти сигнал СИ 4 с триггера 27 открывает синхронньй распределитель 19 (синхронизируемый от импульсов ТИ 2 блока б), определякщийсинхрониэирующий регистр блока 20 .для записи комбинации.В случае правильного повторногоприема на длине блокировки все признаки - "0" дешифратор 26 устанавли 40 вает триггер 27 в состояние "0",прекращая блокировку выходного накопителя 4 и запись в блок 8 памяти.Одновременно блок б управления формирует импульс ТИО на стартстопный45 распределитель 21, который эа время,значительно меныпее длительности сигнала ТИ 1, производит опрос регистровблока 20 и выдачу из них информациив выходной накопитель 4 до момента50 записи первого разряда Очередной комбинации из сумматора 7,В процессе приема информации(кодовых комбинаций) осуществляетсяоценка коэффициентов искажения икорреляции для получения показателягруппирования ошибок, Анализ показателя группирования ошибок позволяетопределить характер искажения в ка"нале (зависимый или независимый) ирекомендовать оптимальный режим декодирования (с обнаружением ошибок или с частичным исправлением ошибок малой кратности).5Для повышения достоверности приема целесообразно получать оценки пос ле каждого приема кодовой комбинации, используя рекуррентную процедуру получения оценки по результату 1 О текущего приема и оценке, вычисленной на предыдущем шаге (т.е. после ,приема предыдущей кодовой комбина,ции). Оценку можно вычислить например; по Формуле15 л1Р =-х+-х + + - хь ии тиих,и20.где хслучайная величина, принимающая значение "0" при правильном приеме комбинации, "4" - в противном случае, Недостатком последней Формулы является то, что результаты прие;ма кодовой комбинации х. учитываются1;в оценке с постоянным весом 1/и, хотя для реальных каналов характерна убывающая память", распространяющаяся всего на несколько кодовых30 комбинаций. Выбирая, например, убываюпрй вес (1 - р) "(где р1, 1 = 1,и - номер принимаемой кодовой комбинации), получим35Р = (1-Р)Р х,+(1-р) р х,и( р)лгде Р ь, . - оценка, вычисленнаяпосле приема предыдущей(и)-й кодовой комбинации;х - результат приема теку-щей и-й кодовой комбинации,Рассмотренная оценка коэффициента искажения допускает простую аппаратную реализацию; если, например,выбрать р= 2 (Т - положительноецелое число разрядов), то вычисление оценки 552 Р ., + (1-2 )х (1)сводится к организации сдвига наразрядов в сторону младщик разрядов значения оценки, полученной на предыдущем шаге Ри сложения с постоянной величиной (1-2) при ошибочном приеме текущей кодовой комбинации (при правильном приеме значение х= О и второе слагаемое не учитывается при формировании оценки).Рассмотренная рекуррентная процедура реализована с помощью блока 1 ключей, сумматора 15, регистра 13, датчика 9 кода.При обнаружении ошибки в кодовой комбинации сигнал с выхода "1" дешифратора 31 ошибок (синдром отличен от нуля) поступает на управляющий . вход блока 11 ключей в виде сигнала "1" (т,е. х; = 1), разрешая считывание кода с датчика 9 кода на входы сумматора 15 (входы А,А ). В датчике 9 кода хранится предварительно вычисленное значение кода (1-2), которое поступает на входы сумматора 15 как значение одного иэ слагаемых реализуемой суммы - оценки (1). На другие входы сумматора 15 поступает значение другого слагаемого,лявляющееся оценкой Р ь вычисленной на предыдущем (и)-,м шаге.На начальном (первом) шаге предылдущее значение оценки Р, должно быть определено; его можно взять произвольно, однако, так как коэффициент искажения Р, в дальнейшем используется для получения оценки показателя группирования, значение не должно быть нулевым. Наиболее целесообразным представляется устанавливать наибольшее значение оценки 1 предварительно вычисленное на основе исследо- в ения статистических хар акт еристик канала. Тогда перед началом приема информации необходимо произвестил начальную установку значения Р, в регистре 13 для последующего использования его в формировании оценки; при этом в дальнейшем предыдущее значение оценки получит истинное реальное значение. Последующие операции при реализации процедуры оценки требуют предварительного сдвига предыдущего значения оценки в сторону младших разрядов на 1 разрядов. Эту операцию наилучшим образом можно провести путем отбрасывания й младших разрядов значения оценки, вычисленной на предыдущем шаге (выходы ре" гистра 13 88не участвуют в формировании следующей оценки), ос)тальные (г - ) разрядов оценки (выходы регистра 13 Б. Б) подклю.чить к соответствующим (г - ) входамвторого слагаемого сумматора 155(В,В, ), а оставшиеся свободнымий входов старших разрядов второгослагаемого (входы сумматора 15 .В . , В) установить в состояниеО ( г - обще е число разрядов , необ 0ходимых для формирования оценки сэ ад анной точност ью) , В связи с т ем ,что укаэанные операции выполняютсяпостоянно , то подобные действия( Сдви г в сторону мп адших р аэ рядов1 5н а С разрядов , отбрасывание 1 младших разрядов , обнул ение г; ст аршихразрядов , сложение и т . д . ) целе сообразно р еалнэ ов ат ь с помощью жесткойлогики ( к ак предложено в у стройств е) , а не программным путем .Таким образом , на выходе регистра13 (выходы Б ,Б) будет сформирована текущая оценка коэффициента искажения, вычисляемая на каждом такте (пос ле приема очередной кодовой комбинации)Анализатор 3 зависимых ошибокфункционирует по правилу: при поступлении на вход двух смежных "1" наввходе элемента И 22 - последователь ность "О 1"; при поступлении трехсмежных "1" на выходе элемента И 22 и011 , при поступлении 1 смежных "1".на выходе элемента И 22 - О 1,Таким образом, анализатор 3 формирует последовательность смежных искаженных кодовых комбинаций. Последовательность смежных искажений кодовых комбинаций представляет собой 40случайную величину С;, принимакщуюзначение "О" при отсутствии двухсмежных искаженных кодовых комбинаций и"1" в противном случае.Оценка коэффициента корреляции 45производится по формулел К,тК.де К, - число искаженных смежныхкодовых комбинаций среди К искаженных кодовых комби аций на объемеконтролируемой выборки и,Поименение аналогичной рекуррентной процедуры для оценки коэффициента коореляции требует следущцих очевидны преобразований: режима декодирования, наиболее целесообразного для плохого состоянияканала, т,е, обнаружения ошибок л КК/и, ", лщ. -) /р К(п92 8где- оценка вероятности возник" новения искаженных смежных кодовых кол еб аний;ЛР - оценка коэффициента искаже" ния, которая вычисляется согласно (1) с помощью датчика 18 кодов, блока 11 ключей, сумматора 15, регисгра 13.Оценку коэффициента корреляции производят следующим образом.Случайная величина С;, Формируе" мая анапизатором 3 ошибок, может быть использована для вычисления оценки согласно рассмотренной выше рекуррентной процедуры, т.е, аналогично (1) получим= 2+ С (1 2 ),что реализуется с помощью анализатора 3 ошибок, блока 2 ключей,. сум" матора 16, регистра 4, датчик . кодаФормирование оценки коэффициента корреляции производится по пассмотл л, л ренной выше формуле щ/Р делителем 17 путем деления значения кода Л Лна значение кода Р, При.этом,л лтак как оценки ,и Р определены после приема каждой кодовой комбиналии, то и оценкабудет вычислять)ся после приема каждой кодовой ком"бинации.При наличии смежных искаженныхкодовкх комбинаций сигнал с выходаанализатора 3 ошибок поступает нвуправляющий вход блока 12 ключей ввиде сигнала "1" (С =1),разрешаясчитывание кода с датчика 9 кодана входы сумматора 16 А,..А.На другие входы сумматора 16(ВХОДЫ В ае В, ПОСТУПВЮТ ЗНВЧЕЯИЯдругого слагаемого оценка ), Яа)-сначальном этапе приема оценкиможно выбрать правильно, так как вдальнейшем на следующих шагах онапримет истинное значение, однако сзапасом можно рекомендовать такойЛвыбор, чтобы обеспечить включениечтобы не снизить достоверность наначальном этапе приема, т. е.Л ( л5(Р Установка значения оценкипроизводится перед приемом первой 5кодовой комбинации с помощью началь+(ной установки регистра 14.Реализация всех последующих операций (отбрасывание С младших разря 10дов оценки"уст анов к а в "0" С, ст арших р аз рядов второго сл аг аемо го(В 1,.В) осуществляется аналогично рассмотренной вьппе реализациирекуррентной процедуры оценки коэфФвщиента искажения.После приема и анализ а каждой кодоной комбинации вычисляемые значе-((лния оценок Р , тактовыми импульса"ми ТИ 2 (. блока 6 управления считываются в делитель 18, н котором осу-,ществляется деление полученных оценок по формулел лу. - , /Р25т.е. н итоге на выходе делителя 18будет получена оценка ъ. нычисляемая на каждом такте (после приемакаждой кодовой комбинации).Для независимого характера иска- ЗОжений кодовых комбинаций характерноналичие ошибок малой кратности, которые с заданной достоверностью можноуспешно исправить корректирующим,кодом в режиме частичного исправления ошибок,В случае зависимого характераискажений гместе с независи(п(миошибками малой кратности возникаетбольшое количество ошибок высокой 40кратности (пакеты ошибок), что прииспользовании корректиру(пщего кода нрежиме исправления ошибок ведет кснижению достоверности приема, Вэтих условиях режим исправления ошибок неоптимален иэ-эа неверного исправления ошибок большой кратности, поэтому при сильном группировании целесообразнее отказаться от исправленияи использовать корректирующий кодтолько для обнаружения пакетов ошибок.В случае независимого характераЛискажений коэффициент корреляциистремится к 1,тогда показательгруппиронання у,.1; для зависимогол(харнктер а искажений ; 7 Р., тогдал1; 1,Анализ полученного показателя у.позволяет принять решение о характере группирования ошибок и целесообразности использования различнь(х режимов декодирования на основе следулющего правила; чем у; 1, тем сильнее группирование и целесообразнеев этом случае отказаться от исправления; в противном случае ( у1)цел(,сообразен режим частичного исправления о(пибок, что обеспечиваетпри заданной достоверности приемаувеличение пропускной способностиэа счет снижения числа переспросовискаженных кодовых комбинаций,Анализ показателя ,производится1блоком 10 сравнения по следующемуправилу:лЕсли у (1 то блок 10 формирует сигнал "0" который поступаетн селектор 5 и разрешает прохождениесигнала исправления ошибки (еслиимел место прием с исправлением ошибок) в сумматор 7 (т.е, в селекторе5 производится включение режима исправления ог бок),л2, Если1 то на выходе блока10 формируется сигнал "1", которыйзапрещает исправление ошибок (даже,если имел место прием с исправлениемошибок: если сигнал с выхода "3" дешифратора 31 ошибок равен "1"), Привозникновении исправляемых ошибок впринимаемой комбинации сигнал с выхода "3" дешнфратора 31 ошибок равен "1" осупестнляется формирование по,.ледонательности для исправления искаженных разрядов (в регистре34 ) однако полученная последовательность не используется для коррекции.Блок 10 выполняется н виде компаратора двух кодов: показателя группнрова"нкя " . ;з. = 1,2) и кода "1",т. е. порог срабатывания компаратор а - " 1" и явля ется постоянным. Выбор знач ния числа г раэрядон в регистрах 3 16 осуществляется с учетом точности представления вычисляемой оценки. На основе предваритель"ного анализа статистических характеристик канала оценивают значениекоэффициентов искажения и корреляции и, исходя из этого, производятвыбор числа г следующим образом,Например, если оценка равна величине 10то для ее представления потребуется г 1 о 8,10 й 10 разрядов.3ответственно первого и второго регистров, первые входы первого оегистра соединены с первыми входами первого делителя кодов и с вторыии входами второго делителя кодов, вторые выходы первого регистра соединены с вторыми входами первого делителя кодов, второго сумматора и треть ими входами второго делителя кодов,первые выходы второгорегистра соединены с третьими входами первого делителя кодов, вторые выходы второго регистра соединены с четвертыми входами первого делителя кодов и с вторыми входами третьего сумматора, третьи входы второго и третьего сумматоров подключены к шине сигнала логического нуля, вторые входы перво го и второго блоков ключей подключены соответственно к второму выходу декодирующего блока и выходу анапизатора зависимых ошибок, четвертйй выход блока управления соединен с 5 третьим входом блока памяти, пятыйвыход блока управления соединен с четвертым входом блока памяти и вхо" дами синхронизации регистров, вход накопителя является входом устройства.. Устройство для приема дискретной информации, закодированной корректирующим кодом, содержащее накопитель, вход которого объединен с первым входом декодирующего блока, первый вход которого соединен с пер вым входом селектора, первый выход которого соединен с вторым входом декодирующего блока и первым входом . первого сумматора, выход которого соединен с первыми входами блока па мяти и выходного накопителя, выход которого является выходом устройства, первый делитель кодов, выходы которого соединены с соответствуюшими первыми входами второго делителя 30 кодов, выходы которого соединены с соответствующими входами блока сравнения,выход которого соединен с вторым входом селектора, второй выход которого соединен с входом блока управле. ния, первый выход которого соединенс вторым входом блока памяти, выход которого соединен с вторым входом выходного накопителя, второй и тре" тий выходы блока управления соедине ны с одноименными входами соответственно первого сумматора и выходного накопителя, второй выход декодирую" щего блока соединен с входом анализатора зависимых ошибок, выход накопи теля соединен с третьим входом первого сумматора, датчик кода, о тл и ч а ю щ е е с я тем, что, с целью повышения достоверности устройства, в него введены блоки ключей, второй и третий с мматоры и регистры, первые входы первого и,второго блоков. ключей соединены с выходами датчика кода, выходы - соответственно с первыми входами второго и третьего сумматоров, выходы которых соединены с информационными входами соТаким образом, предлагаемое устройство обеспечивает высокую достоверность приема в условиях возникновения пакетов ошибок в канале за счет оперативной фиксации ухудшения состояния канала после приема каждой кодовой комбинации. Предлагаемое техническое решение позволяет выполнить устройство адаптации к характеру искажений в канале,Формул а из о бр ет ения 2. Устройство но и,1, о т л и ч аю щ е е с я тем, что блок управления содержит генератор тактовых им" пульсов, делитель импульсов, элемент И, триггер, дешифратор и регистр, выходы разрядов, .кроме первого, сое", динены с одноименными входами дешифратора, выход которого соединен с К-входом триггера, инверсный выход которого соединен с первым входом элемента И и является первым выходом блока управления, выход первогО разряда регистра соединен с одноименным входом дешифратора и с Я-входом триггера, прямой выход которого является третьим выходом блока управле" ния, выход генератора тактовых импульсов соединен с входом делителя импульсов, первый выход которого соединен с вторым входом элемента И, выход которого является четвертым вы" ходом блока управления, вход регистра, второй и третий выходы делителя импульсов являются соответственно входом, вторым и пятым выходами бло-ка управления.462492 ставитель С.Берес едактор А,Маковская Техред М.Ходанич КорректоР О. Кравцова Подписноеткрытиям при ГКНТ СС 879 митета по изобретениямсква, Ж",35, Раушская на 11 11 ственно-издательский комбинат Патент , г. Ужгород, ул. Гагарина