Устройство для программного управления

СОЮЗ СОВЕ ТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН Г 4д 5 К 9/ ОПИСАНИЕ ИЗОБРЕТЕНИЯ54УСТ РОЙС Т ВО ДЛЯРАК:Е 11 Я(57, Изобретение от РОГРАИИНОГ сится к автомажет быть использовано тем аммного управления изобретения - расшиальных возможностей кращение объема обоэтом достигается такограммирования при числового прог станками. Цель рение функцион устройства и с руования. Приже упрощение пршй ГОСУДАРСТВЕННЫИ НОМИТЕ Т СССР ПО ДЕЛАМ ИЗОБРЕТЕНИИ И ОТНРЫТ К А 8 ТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство ГССРМ 408276, кл. " 05 В 9/18, 973,Приводы и системы управления длавтоматизации станков. - Фирма Сименс". Спец. вып. 1976. ике и вычислительнои технике и мо1397878 Изобретение относится к автоматике и вычислительной технике и можетбыть использовано в системах числового программного управления станками5Целью изобретения является расширение функциональных возможностейустройства при одновременном сокращении объема электронного оборудования. 0На фиг. 1 изображена структурнаясхема предлагаемого устройства; нафиг, 2, 3 - примеры смещения контурапри токарной обработке; на фиг. 4,5пример снятия припуска или резьбанареэания; на фиг, 6, 7 - пример построения цикла выборки кармана (ячейки) при фрезерной обработке.Устройство состоит из оперативного запоминающего устройства (ОЗУ) 1, 20блока 2 дешифраторов вводимой информации, интерполятора 3, счетчика 4адреса, счетчика 5 числа циклов, пер-,вого 6, второго 7 и третьего 8 триггеров, первого 9 и второго 10 сумматоров, первого 11 и второго 12 сдвиговых регистров, с первого по восьмой элементов И 1 3-20, первого 21и второго 22 формирователей импульсов, регистра 23, элемента ИЛИ 24, 30девятого элемента И 25, формирователя 26, десятого элемента И 27,Устройство для программного уп"равления работает следующим образом 35Первоначально все триггеры, регистры и счетчики находятся в нулевомсостоянии. В программе предусматриваются следующие команды: С 80 - отменацикла, т,е, сброс регистров-накопителей 11 и 12; С 81 - признак цикла,т,е. команда, па которой содержимое В 1 С 01 У 2 С 8 У 3 В и У (и+1) Ф (и+2 ) В (и+3) Ф (и+4) УЬРУЬРЬГЬРС 81 У+О 1 У,У+200Х 2000 М 20 1 РС 80 ЬР Для случая, изображенного на фиг, 3, в программе необходимо ввести следующие изменения кадр 11 1 примет вид У 1 ЬЗС 01 ХУ1, кадр У 2 примет вид У 2 081 Х 100У - 1000 1 Р; кадр Хф И(п+1) примет вид С 81 Х+ОУ+ОЬГДругие отличия могут быть в кадрах с В 3 по М и, но для того, чтобы понять сущность предлагаемого усттокарной обработке, при реэьбанареэании или снятии припуска при работе на станках с ЧПУ, Введение счетчика адреса 4, счетчика числа циклов 5, триггеров 6-8, сумматоров 9, 10, сдвиговых регистров 11, 12, формирователей импульсов 21, 22, 26, элементов И 13-20, 25, 27, ИЛИ 24 с соответствующими связями поэволяет упростить программирование эа счет многократного паследавательнага смещения любых контуров обрабо;ки заданное число раз на заданную величину па про. иэнальным координатам, 7 ил. 2регистра 11 суммируется с величиной ЬХ и сумма записывается в регистр 1 и промежуточную память координаты Х интерполятора, аналогично при этой команде величина из регистра 12 суммируется с величиной д У и их сумма заносится в регистр 12 и промежуточную память координаты У интерпалятора, а в случае, если приращения по соответствующей координате не заданы, то соответствующие циклы суммирования не выполняются, под адресом Ь задается число циклов, т,е, число прогонов программы между кодам Ь и командой конца повторяемого участка программы М 20; М - номер кадра; С 01 линейная интерполяция.Таким образом, если необходимо провести обработку детали путем параллельного смещения контура, как это показано на фиг, 2, та необходимо программу обработки представить в виде, считая началом точку 0:1 397878ройства, содержимое этих кадров нас сицхроцмпульсов СИн соотнетстнуне интересует при условии, что н цих ющие разряды счетчик 5, а триггер 8 нет команд 080 (81 1, и М 20 Со - устанавливается н единицу. Счетчик тавленная таким об азомр . , программа 5 обычно выполняется десятцчцым с заносится н блок 1, числом раэрядон дна, так как более9 цикллн практически це встречется, вырабатывает сигнал Пуск ввода, В момецт приходмомецт прихода следующей за ., букЭтот сигнал поступает на единичный ны илц 1.1ны илц кодатриггер зацомиццця вход т игге а 6Р Р и устанавливает его 1 О 1 и блоке 2 сбрасывается н ноль и в единицу, Единичный потенциал с вы- на выходе элемента И 27 образуется хода триггера поступает на вход зле- перепад, из которого формирователь мента И 19 и открывает его, В резуль формирует импульс, который иройыцю тате частота ввода 1 с выхода эле- дя через элемент ИЛИ 24 вычтет изУ мента И 19 начинает поступатн на1 содеримого счетчика 5 единицу, С вход счетчика 4 адреса и вход блока приходом команды Г 81 блок 2 Формиру в качестве синхроимпульса, при ет ца своем выходе потенциал кот - этом каждый импульс увеличинает со- рый присутствует на выходе блока 2 держимое счетчика 4 адреса на едини- н течение ввода одного кадра, Этот цу, благодаря чему информация про потенциал открывает элементы И 13-16 граммы с выхода блока 1 ОЗУ поступа- и устанавливает в едицицу триггер 7 ет на вход блока 2 задания программы, н результате чего элем н И 18ок дешифрирует вводимую информа- вым ныходом триггера 7 закрывается цию и распределяет ее по бокам усти с охождение импульсовчто запрещает пр ройства следующим образом: неличицв 25 СИ Ь ца вход записи счетчика 5 и, сле- Х через сумматор 9 в последователь- донательно, повторную запись в него ном коде с помощью тактовых импульсов ТИХ пересылается в интерполятор3, величина У через сумматор 10 в менты И 13-16 открыты потенциалом последовательном коде переписывает- З 0 ";81 то пока онФ Э присутствует, велися в интерполятор 3 с помощью такто- чина Х суммируется н сумматоре 9 с вых импульсов ТИУ. Знаки величин Х величиной, хранимой н регистре 11, и У заносятся в блок 2, Признак кон- так как ТИ Х через элемент И 13 поца кадра Г с выхода блока 2 посту- ступают на вход сдвига регистра 11, пает на вход элемента И 25 и нулевой а выход его младш35 его разряда через вход триггера 6, Триггер 6 сбрасыва- элемент И 14 подкл ючен к второму вхоется в ноль, элемент И 19 закрывает- ду сумматора 9. ся. Прохождение частоты Г на вход Так как выход сумматора 9 подклюсчетчика 4 адреса прекращается. По чец к входу старшег о разряда сдвиговоокончании отработки введенного кадра щ го регистра 11 и входу интерполятопрограммы интерполятор вырабатывает Ра 3, то величина с,выхода сумматосигнал "П уск ввода , которыи устанав- ра 9 запишется в интерполятор и репливает в единицу триггер 6, вновь гистр 11, Если в регистре 11 перво- открывается элемент И 19 и частота начально ноль тто при первом вводеначинает поступать на вход счет величины Х эта величина сложится с чика 4 и блока 2 об еспечивая ввод нУлем и занесется в интерполятор очередного кадра программы, Так про- и в регистр 1должается до тех пор, пока в кадре Аналогично в силу полной симметпрограммы не появится код Ь. По это- рии схемы работают элементы И 15 и му коду блок 2 формирует импульс, 6, сумматор 10 и сдвиговый регистр 12. который поступает на вход записи ре- Так, при первом вводе кадра 9 2 гист а 23р . По этому импульсу код ад- в координату У интерполятора и в ререса ячейки ОЗУ 1, в которой хранится гистр 12 будет занесена величина 100. буква Ь, записывается в регистр 23, Поэтому при первой отработке кадра Код буквы Ь запоминается в блоке 2 11 2 (фиг. 2) будет отработана велик хранится до перехода любой следую- чина У 100, Но при отработке кадра щей буквы или кода конца кадра 1,Р, 11(п+) величина 100 из регистра 12В результате следующие эа буквой сложится с нулем и занесется в интер- Ь цифры переписываются с помощью полятор 3 и в регистр 12, 1397878Поэтому при первой отработке кадра Б(п+1) будет отработана величинаУ=+100,При вводе кадра 11(п+3) расшифровывается команда М 20, Потенциал этойкоманды поступает на вход элементаИ 20, на втором входе которого присутствует единичный потенциал с выхода триггера 8, В результате на выходе элемента И 20 является положительный потенциал, которьй поступает навход элемента И 25 и формирователя22, на его выходе появляется импульс,который, пройдя через элемент ИЛИ 24,поступает на вычитающий вход счетчика 5 и вычитает единицу. С приходомс выхода блока 2 импульса ЬУ он сбрасывает в ноль триггер 6 и, пройдячерез элемент И 25, поступает на входпараллельной записи счетчика 4, приэтом код ячейки ОЗУ 1, в которой хранится буква Ь, из регистра 23 пере, писывается в счетчик 4. В результатепо сигналу "Пуск ввода вновь будетвводиться информация кадра У 1, начиная с символа Ь. Но на этот раз в кадре У 2 будет отработана величина У=200, т.е. 100 иэ накопительного регистра 12 и 100 из информации кадра, причем величина 200 занесется в регистр 12, поэтому в кадре И(п+1) будет отработана величина У=200 и код 200 сохранится в регистре 12, Поэтому деталь будет отрабатываться с параллельным смещением образующей на 100 импульсов по координате У, как это показано на Фиг.2. Каждый раз команда М 20 будет вычитать единицу из содержимого счетчика 5, пройдя по цепи элемент И 20 - формирователь 26 - элемент ИЛИ 24, а счетчик 5, пройдя через элемент И 25, будет записывать в счетчик 4 код адреса буквы Ь. При третьем проходе в кадрах У 2 и Б(п+1) будут отработаны перемещения У=300 и У+300 соответст венно. Отработка цикла закончится тогда, когда информация между буквой Ь и командой М 20 будет отработана заданное число раз, в нашем примере 3, так как задано 1 3. Действительно, в счетчик 5 первоначально было занесено число 3. Импульс с выхода формирователя 22 при первом сбросе кода Ь вычел единицу, осталось 2 (при дальнейших сбросах 1, элемент И 27 закрыт сигналом с выхода триггера 7 и поэтому перепада на его выходе не будет).После первой отработки участка команда М 20 вычитает единицу и в счетчике5 остается единица, после второй отработки - ноль. После третьей отработки счетчик 5 переполняется и сигналом переполнения сбрасывает триггер 8 в ноль. В результате с прихо дом импульса Ьг он не проходит черезэлемент И 25, так как этот элементзакрыт нулевым сигналом с выхода элемента И 20, на входе которого нуль свыхода триггера 8. В результате код 16 ячейки ОЗУ, где хранится буква Ь, переписан в счетчик 4 не будет и вводится кадр И(п+4) и т.д, В кадре И(п+4)помимо любой другой информации необходимо задавать команду 080, кото рая, пройдя через формирователь 21,сбрасывает в ноль триггер 7, а по импульсу управления ИУ, выработанномуинтерполятором З,которым стробируетсяэлемент И 17, сбросит в ноль регист. ры 11 и 12. Это необходимо, чтобы регистры 11 и 12 не были сброшены вноль преждевременно, в случае задания команды 081 в кадре с командойМ 20. Устройство устанавливается в ис ходное состояние и может отрабатывать любую информацию, в том числеследующий цикл.В случае, если необходимо реализовать программу, изображенную на 3 б фиг. 3, смещение кадрами с 081 выполняется одновременно по дзум коардинатам.Кадрами 9 3 - 11 может быть задана любая программа, в том числе 40 нарезание резьб любого вида. В этомслучае устройство реализует циклрезьбонареэания (фиг. 4 и 5).Используя команду 081, можно задавать несимметричные циклы для об работки детали (фиг, 6), так как величины задаваемых приращений и места их задания произвольны (фиг7).При этом программа для фиг. 7примет вид:50 1, 3 У 1 С 01 У в .2000 ЬУУ 2 С 81 У - 1000 ЬГФ 3 Х - 3000 ЬРФ 4 081 У + ОЬРУ 5 Х - 2000 ЬУ 55 В 6 081 Х - 10000 ЬРФ 7 У - 2000 ЬРУ 8 081 Х + 01 ГФ 9 Х - 5000 М 20 ЬРУ 10 080 ЬУФ о р м у л а и э обре т е н и яУстройство для программного управления, содержащее последовательно соединенные оперативное эапоминающее устройство, блок дешифраторов вводимой информации и интерполятор, отличающееся тем, что, с целью расширения функциональных воэможностей и упрощения устройства, н него введены счетчик адреса, счетчик числа циклов, первый, второй и третий триггеры, первый и второй сумматоры, первый и второй сдвиговые регистры, десять элементов И, первый, второй и третий формирователи импульсов, регистр и элемент ИЛИ, причем выход счетчика адреса подключен к входу оперативного запоминающего устройства и информационному входу ре гистра, выходы которого подключены к информационным входам счетчика адреса, управляющий вход которого соединен с вторым входом блока дешифраторов вводимой информации и выходом седьмого элемента И, третий выход блока дешифраторов вводимой информации соединен с первым входом первого элемента И и первым тактовым входом интерполятора, четвертый выход блока дешиф 35 раторов вводимой информации соединен с первым входом первого сумматора, выход которого подключен к первому входу первого сдвигового регистра и четвертому входу интерполятора,пя О тый выход блока дешифраторов вводимой информации соединен с первыми входами первого, второго, третьего и четзертого элементов И, с входом сброса второго триггера, выход которого под ключен к первым входам шестого и десятого элементов И, шестой выход блока дешифраторон вводимой информации соединен с первым входом второго сумматора, выход которого подключен к пятому нходу интерголятора и первому входу второго сдвигового регистра, седьмой выход блока дешифраторон вводимой информации подключен к первому входу четвертого элемента И и55 второму тактовому входу интерполятора, восьмой вькод - к второму вхоИэ приведенных примеров следует очевидность упрощения программирования, особенно при большом числе задаваемых циклон,1.39 78 7 я 8цу шестого элемента И девятые выходы - к информационным нходам счетчика циклов, выход которого присоединен к входу сброса третьего триггера, выход шестого элемента И присоединен к входу Запись счетчикациклов и установочному входу третье -го триггера, десятый выход блока дешифраторон вводимой информации подключен к первому входу пятого элемента И и входу первого формирователя,выход которого соединен с входомустановки второго триггера, одиннадцатый выход блока дешифраторон вводимой информации подключен к входунЗапись регистра, двенадцатый выход - к первому входу восьмого элемента И, ныход которого присоединенк входам девятого элемента И и третьего формирователя, выход которогоподключен к первому входу элементаИЛИ, выход которого подключен к вычитающему входу счетчика циклов,тринадцатый выход блока дещифраторов вводимой информации соединен спервым входом девятого элемента И ивходом сброса перного триггера, установочный нход которого присоединен к первому выходу интерполятора,а выход - к первому входу седьмогоэлемента И, четырнадцатый выход блока дешифраторов вводимой информациисоединен с вторым входом десятогоэлемента И, выход которого подключенк входу второго формирователя, выходкоторого подключен к второму входуэлемента ИЛИ, выход первого элементаИ присоединен к входу сдвига первого сдвигового регистра, выход которого подключен к второму входу второго элемента И, выход которого соединен с вторым входом первого сумматора, выход четвертого элемента Рсоединен с входом сдвига второгосднигового регистра, выход которогоподключен к второму входу третьегоэлемента И, выход которого подключенк второму входу второго сумматора,второй выход интерполятора подключенк второму входу пятого элемента И,выход которого соединен с входом обнуления первого и нторого сдвиговыхрегистров, выход девятого элемента Исоединен с входом эаписи счетчикаадреса, а выход третьего триггера подключен к входу восьмого элемента И.