Генератор ступенчатого напряжения

0)ОЭ СОВЕТСНИХ ЯИАЛИСТИЧ ЕСН СПУБЛИН Ы)4 )1 03 К 01110 АНИЕ ИЭОБРЕТ ИЯ 121) 4 Ц 17 б (2) 05.02 (4 б) 15.08ВГ,),Р 87. Б. 11: п кий Ж;нтаиро,4) г";,; 1 ,)г ЕДУЧЕИЯ тОГО Н)Ц)РЯжЕ57) 1)сбос т ис полоз , Вани приемникх и ОСУДАРСТВЕННЫИ НОМИТЕТ ССС О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ ение препнгз;явно дл я В зсирокодиапазонныханализаторах спектра, у; опгтт,;пкл,й по ча ель иэс,=рс тения - расши"ение1 Функциональных возможностей генератора. Генератор содержит делитель 1частоты, задающий генератор 2 импульсов, накапливающие сумматоры 3 и 14,Формирователь 4 команды, двоичныйсчетчик 5 импульсов, дешиФратор 6,блок 7 установки кодов, преобразователи 8 и 1 О код-напряжение, статический регистр 9 и элемент 13 регистрации, Введение блока 12 положительной.обратной связи, элемента 15 регистрации элементов ИЛИ 11 и 16, высокочастотного коммутатора 17 и элементаНЕ 18 обеспечивает возможность раз-,дельного управления напряжения надпух выходах. Благодаря этому достигается возможность лучшего сопряжения с цепями устройств, подключаемыхк Вьходу. 4 ил.1330734 30 35 50 Изобретение относится к радиотех-, нике и предназначено для использования в широкодиапазоцных приемниках и анализаторах спектра с автоматической5 перестройкой по частоте, осуществляемой с помощью элементов электронной перестройки, например вариканов, емкость которых зависит от величины приложенного к ним управляющего нап ряжения.Цель изобретения - расширение функциональных возможностей путем обеспечения возможности раздельного управления напряжениями на двух выходах, 15 благодаря чему достигается возможность лучшего сопряжения с цепями устройств, подключаемых к выходу.На фиг,1 представлена структурная схема устройства; ца фиг.2 - структурная схема блока установки кодов; ца фиг.3 а,б - принципиальные схемы усилительного каскада преселектора ц блока положительной обратной связи соответственно: ца фиг.4 - временные 25 диаграммы, поясняющие принцип работы устройстваУстройство (фиг.1) содержит делитель 1 частоты, задающий генератор 2 импульсов, первый накапливающий сумматор 3, формирователь 4 команд, двоичный счетчик 5 импульсов, дешифратор 6, блок 7 установки кодов, первый преобразователь 8 код - напряжение, статический регистр 9, второй преобразонатель 1 О код - напряжение первый элемент 11 ИЛИ, блок 12 положцтелтцой сбратной связи. первый элемент 13 регистрации, второй накапливающий сумматор 14, второй элемент 40 15 регистрации, второй элемент 16 ИЛИ, высокочастотный коммутатор 17 и эле 18 НЕВыход задающего генератора 2 подключец к первым (тактирующим) входам цакаплинаю:цих умматоров 3 и 14 непосредственно, а к первому входу формцроиателя 4 через последовательносоедцненцые двоичный счетчик 5 и дешифратор 6,выход которого связан с вторым входом (входом обнуления) двоцчцого счетчика 5 и входом делителя1. Первый и второй выходы блока 7 подключены к вторым входам накапливающих сумматоров 3 и 14 соответствеццо, а третий выход - к входу статического регистра 9, выход которогосоединен с третьими входами накаплигающих сумматоров 3 ц 14. Первый и второй выходы формирователя 4 с вя з ацы с четвертыми входами соответственно первого и второго накапливающих сумматоров 3 и 14, а также с соответствующими входами первого элемента 11 ИЛИ, выход которого соединен с первым управляющим входом коммутатора 17 и через элемент 18 НЕ - с тре - тьим (управляющим) входом двоичного счетчика 5. Выход первого накапливающего сумматора 3 подключен к входу преобразователя 8, выход которого является первым выходом устройства. Выход второго накапливающего сумматора 14 соединен с входом преобразователя 10, выход которого служит вторым выходом устройства. Соединенные между собой входы элементов 13 и 15 регистрации являются первым и входом устройства, а выходы этих элементов связаны с соответствующими входдми второго элемента 16 ИЛИ, выход которого подключен к второму входу фор- мирователя 4. Выход делителя 1 соединен с входами начальной установки накапливающих сумматоров 3 и 14. Выход коммутатора 17 является третьим выходом устройства, второй вход - вторым входом устройства, а третий вход связан с выходом блока 12, вход которого служит третьим входом уст" ройстваПервый и второй выходы устройства подключаются к управляющим входам перестройки гетеродина и преселектора радиоприемника соответственноТретий выход устройства подключается к сигнальному входу усилительного каскада, используемого для целей автоматической перестройки и сопряжений избирательных цепей гетеродина и преселектора. Выход указанного усилительного каскада связан с третьим входом устройства. Первый вход устройства соединен с выходом смесителя, а второй вход - с выходом той части преселектора, которая предшествует укаэанному усилительному каскаду. Формирователь 4 команд состоит иэ ститического ц счетного триггеров, прямые выходы которых являются соответственно первым и вторым выходами формирователя 4. Соединенные между собой вход счетного триггера и вход установки нуля статического триггера служат вторым входом формирователя 4, первым входом которого является входустановки еининс с тат и век(ст,: гера.Элементы 13 и 15 регистра 5 си тоят иэ посс двательО соединь;11.(х усилителя-раничителя, пв(ос 1; .., фич,тра детект( ра Огисаксшеи трс герд Рмидга, ди 1(ференцирую 1 с и гоп и Односторннего усилителя- ограни чителн, астты настроек плосных фильтр(1 н .: Пг ментах 13 и 15 рес.ист рации (гпгеделяются как Г = Гпч =тОТВЕТСТВЕННС ГДЕФпч Э".,сЧЕНИ; ГРО( ЕжУтОЧНй Чаетотш и 1 е.(- ного устройства;- величина диск" р( та и. троики, Вх.дами э 1 е(с 1 ти 13 И 15 рЕГИСтраини СсЛяшт(Ся сСОтВЕТСтнуЮщИХ СИММ трн НЬск (Ч телен Ограничите:ВЫХОДЫ СГТВЕТ с,усилителей ". ра,и, г с. (9 ч 20 тсе. ст, - , - ., ания 1 ч;."с . ",цг, э.-.и 23 1 сормир(,панияре-.сей-сГО 11 у 1-сГ;.,Ч( ч т,сгсэлемент 2( подал - н с:;1 , = э г,(менты 22 и 2 ф(.рьирс:;н, .с иЛОГИЧЕСКОС и;,;Я С. сс, сс,.ПОЦК;сгЕЧ(, К С .11 Етстго стнссЕН, а 2ЧврЕЭ -г 1 .1-,", . -, Гключе; и-. - - (регистров 1 и 20, а так .с стра9, Вьсходы остальных тре эле(ент 5 н21 управления через элементы 2 под"ключены к вторым тактирующим входа;.(вхоам сдвига) регистров 19 и 20 ирегистра 9, Выходы разрядов регистров 19 и 20 образуют перныи и второйИифОрМацИОННЫЕ ВЫХОДЫ бЛОКа /. ТрьгТИЙ (СтнфорыацИОсННЫй / ЬЖОП бсе Э ВКЛ 1 С - С ,5 Ь с 1, ст фт 1(с КО 11 (Е с .с 1. ",.С 1 В;(К 1 р 1 Х "есст г. .с.ияО- д.;:Ч 1 д,ГН(.К Чг -С,с, И тая т ИрК 5(1: Г(а ФИГ. За Пр 1 1. Пзч с. ЛНа ИЗ сЭМОжНЫХ ПРИНЦИПИа.ЬНЬХ ЕКТРИЧЕСх схем усилительнГО к; када пред,чзвлясщегг. бй влекронно-перестраиваемый реэонансньй ус -итсль на транис горе,включес: " 11:хеме с общей базой,На фиг.36 показана принципиальная ,х:ма блока 12, Включени блока 12г 1 ду НХОдСМ И ВЫХОДОМ уКаэаННОГО.ичительного каскада обеспечивает "е учение на ег основе электронноссрестраинаемого генератора, собранПО СХЕМ. С.(КОСТНй тРЕХтОЧКИ.тот:1 ГЕНЕрац;И Прн ЭТО:1 Задаетея .знансной частг той к Итура, брав.,Иног, ичдуктинностью 1. и емкостью,россеЧная составл,:сощая которой опре- . ;"гтся екость(а 1 арикап, 52 (фиГ.За),,;сых даниьсх с(. " т бытьэ;1 НЬ(С 1 суТИ П" Г. ГрЕНИс уКаэаи.р г., узлов. 1 апгсимер элементы 13 и 15ггсстрад 11 сс 1 ут быть гыполнены в.всфрО 1 ГХ Из:Ернт вней Час ГОТЫ ВЫ".;(1 1 О СИГЧаЛа СМЕСИТЕЛЯ". гроиство работает следующим обЕ, -П ссанаЛО( рагс.стс, н статиЧеСКИе гры 19 и 20 блока ( заносятся.: .т-.;етствующих регистров,- Для этого информационном нхоцс регистра с:агря,кения (логического нуля или ло. ческой единицы), после чего произ,нтся сдвиг информации из старших,;.рядов регистра в соседние младшие наряды с помощью элемента 21 управия, подключенного к тактирующему:.,д, регистра через элемент 24 поаления дребезгаВ начале каждого цикла перестройки двоичный счетчик 5 и делитель 1 обцуляются, д в накапливающие сумматоры 3 и 14 иэ регистров 19 и 20 блока 7 через соответствую.цие ицформациоццые входы эдгисываются коды цачальной установки. Обнуление двоичного счетчика 5 производится по каждому выходному импульсу дсшифрдторд 6.Для записи кодов цдчдцьцой устацов 10 ки в накапливающие сумматоры 3 и 14 используе-ся параллельцый способ передачи кодов иэ статических регистров 1920 блока 7 в сумматоры 3 и 14, Запись кодов начальной установки в сумматоры 3 и 14 производ 11 тся импуль сом, цоступдющим с вг.одд делителя 1 ца начальные входы установки указанцых сумматоров,Запись кодов начальной установки 20в цакдплвдющие сумматоры 3 и 14 обеспечпает появление ца выходе преобразователя 8 напряжения, прц которомгетеродиц приемного устроствд оказывдетсц дстроенным цд его нижнюю частоту Г д цд выходе прс обрдзовдтеля10 цдряженя, при ксаром преселекгор емчкд оказызсзся цастррецгцэмцд;гип,",ю частоту сгидд Г (фиг.46,диаграмм, 1 и 2 соогвгз стввццо) Сд гпескй и счстцый триггеры врмиовдтсле 4 уста дг,ливдются в ну,:вс . сост ваяние чго 1,"водит к появцрвом и второ выходах фор и онат ляи перво; о земецта 11 ХИ здлещагикотецалов (фиг.4 в, г ц д ссотвсгствецно), д ца выходе эдеметд 18гдячцогоотеццидлд 1, ф Г4 е ) р д з р с. шд 1 1.с г о и л с т пл е и и Я,1 Д импульсов с задающего генератора 2 (.-;а) цд цхсд дв. и ного счстчикд 5. дле зд:рещдющего потенциала цд выходе первого элемента 1 ИПИ, поступающего нд первый (унравляющий) цхо,". коммутатора 17, вызыт.дет подключение входа усилительного каскада в просел.кторе к выходу предшествующей чдсги цреселектора. Поступление зз сшдющ;гх потенциалов с первого иарзго нагонов формирователя 4 ца четвертые входы соответственно первого 3 и второго 14 накапливающих сумматоров 3 и 14 предотвращает изменение ксцд сумматоров, а следовательцо, и и зменение выходных напряжен преобразователей 8 и 10. При этом частоты настроек ггреселектора и г тсродцд остаются неизменными. Таким образом, на интервале времени Т (см.фиг.4), в течение которого происходит заполнение счетчика 5 импульсами с генератора 2, производится прием и обработка входных сигналов приемного устройства на нижней частоте диапазона поиска.После прохождения заданного числа импульсов генератора 2 на вход счетчика 5 на выходах разрядов этого счет. чика формируется параллельный код, обеспечивающий срабатывание дешифраторд б, на выходе которого вырабатывается импульс (фиг.4 ж). Под действием этого импульса двоичный счетчик 5 обнуляется, а счетный триггер формирователя 4 команд устанавливается в единичное состояние, что приводит к появлению разрешающих потенциалов на втором выходе формирователя 4 команд и на выходе первого элемента 11 ИЛИ (Фиг.4 в и д соответственно), д также запрещающего потенциала на " выходе элемента 18 1 Е (фиг.4 е). При этом в первом накапливающем сумматоре 3 под действием тактирующих импульсов, поступающих ца его первый вход с выхода генератора 2, в каждом такте происходит суммирование кода, записанного в сумматоре 3, с кодом приращения, хранящимся и статическом регистре 9, Состояние счетного триггера Формирователя 4 команд остается цеизменным, что обеспечивает сохрацецие запрещающего потенциала цд четвертом входе второго накапливающего сумматора 14 и препятствует изменению кода в сумматоре 14, а также изменению выходного напряжения преобразователя 10 и частоты настройки избирательных цепей преселектора (фиг .46, диаграмма 2). Появление разрешающего потенциала цд первом входе высокочастотного коммутатора 17 обеспечивает подключение входа соответствующего усилительного каскада в преселекторе через коммутатор 17 к выходу блока 12, соединенного входом с выходом указанного усилительного каскада, При этом усилительный каскад переводится в режим генердции нд частоте преселектора, Последовательное нарастание кода в каждом такте приводит к ступенчатому изменению напряжения на выходе преобразователя 8, что вызывает ступенчатое нарастацие частоты гетеродицд приемного устройства ( фиг.4 б, диаграмма 1)и сигнала разнодтной частоты, вьделяемого на выходе смесителя радиоприем- ного устройства и поступающего на входы элементов 13 и 15 регистрации. Поскольку частоты настроек полосовых фильтров в элементах 13 и 15 регистрации равны, соответственно Г =Гдч ф Г =Г+ Ь, то выходной сигнал смесителя, выходя из полосы пропускация фильтра в элементе 13, попадает в полосу пропускания фильтра в элементе 15 (фиг.1 д). Выходной импульс элемецта 15 через второй элемент 16 ИЛИ поступает на второй вход формировате ля 4 и вызывает установку статического триггера в формирователе 4 в "цу 1левое состояние, а счетного триггера - в "единичное . При этом на четвертом входе первого накапливающего сумматора 3 устанавливается запрещающий потенциал, а на четвертом входе второго накапливающего сумматора 14- разрешающий (фиг.4 в и г) Нарастание кода первого накапливающего сумматора 3 приостанавливается, и увеличение выходного напряжения преобразователя 8 прекращается, что приводит к остановке перестройки гетеродина радиоприемного устройства (фиг.4 б, диа- З 0 грамма 1). В то же время под действием тактирующих импульсов, поступающих на первый вход второго накапливающего сумматора 14, в каждом такте происходит суммирование кода сумматора 14 с кодом приращения, хранящимся в регис 35 тре 9. Последовательное нарастание кода в каждом такте вызывает ступенчатое увеличение выходного напряжения преобразователя 10, что приводит кФ40 ступенчатому нарастанию частоты настройки всех избирательных цепей преселектора, в который входит используемый усилительный каскад (фиг.4 б, диаграмма 2). Поскольку на выходе первого45 элемента 11 ИЛИ сохраняется напряжение логической единицы (фиг.4 д), то используемый усилительный каскад преселектора остается охваченным положительной обратной связью с помощью блока 12 через коммутатор 17 и про 50 должает работать в режиме генератора на частоте настройки преселектора. Ступенчатое нарастание частоты выходного сигнала усилительного каскада, работающего в режиме генерации, вы 55 зывает ступенчатое уменьшение частоты выходного сигнала смесителя, Таким образом, указанный сигнал, переходя из полосы пропускация фил тра вэлементе 15 в полосу пропускаццяфильтра в элементе 13 вызывает формирование импульса на выходе элемента 13 (фиг,4 и). Поступление этого импульса через второй элемецт 16 1 ПИ на второй вход формирователя 4 приводит к установке счетного триггера в формирователе 4 в "нулевое" состояние (фиг.4 в). Состояцие статического триггера в формирователе 4 при этом це меняется (фиг.4 г). На вьгходе первого элемента 11 ИЛИ устанавливается нулевой (запрещающий) потенциал, а ца выходе элемента 18 НЕ - единичный (разрешающий) (фиг,4 д и е соответственно) 1 оявление запрещающего потенциала на первом управляющем входе коммутатора 17 вызывает отключение выхода блока 12 от входа усилительного каскада преселектора и перевод этого каскада в его основной режим работы- режим усиления входных сигналов радиоприемного устройства в полосе пропусканця преселектора. Таким образом, как гетеродин, так и преселектор радиоприемного устройства оказываются перестроенными на величину дцскрета перестройки по Сравнению с предшествующим шагом, прц этом разность частот нас гроек г етеродица и преселектора равны промеждуточцой частотечч Действие разрешающего потенциала на четвертом входе двоичного счетчика 5 обеспечивает накопление в счетчике 5 тактирующих импульсов. В течение времени накопления в счетчике 5 импульсов генератора 2 производится прием входных сигналов радиоприем- кого устройства на данном частотном дискрете настройки. Поступление на счетный вход двоичного счетчика 5задаццого количества импульсов приводит к появлению на выходе дешифргтора 6 импульса (фиг.4 ж). Под дейс;";нем этого импульса двоичный счетик 5 обнуляется, статический триггер формирователя 4 команд устанавливается в "единичное" состояние, а используемый усилительный каскад пре. селектора переводится в режим генерации сигнала на частоте настройки избирательных цепей преселектора, После этого процесс последовательной перестройки гетеродина и преселектора радиоприемного устройства на сле 1330734 10дующий аст .ьт,сс,с 1 страйк 1 повторяется.Пооче с;тая пс рестс гетеради; 1 Прсг С.аТО 1 а с П С.ЛадушщМ Прц.МаМ ц аг)рьбс)ТКай СцГаЛ ц, дЕйетВуЮГеех ц па ас:е прапусьаця преселектаарстзсптс да Гс,: гар, пока редс)прценае устроцства це окажется астрсстт.ь ца герхцс)о тастату дцага-,о10 з Оц;1 перс.стрссиПрц этом за весь ццкц перестройки ца выхспе геецфратара Е) вырабатывает , "Гтттга;тт.т. ГРтС ТЕ 1, т,СС 11 эаЕТС ддТОГО, ЧТО ЦЗ та ДС ШаГЕ ПЕгЭРСД эР." тг " ХС)ДЦ:тз; с ер;З.а т ) гЛ - .К Гарц":т. О уСтра ; т - , Ет 1)Г ., Гт :)С. "апаЕ :,. Ст,1, . т й т;а; 1,1 " Г :, ;гС,",т :Ет а ,; а:";-.1; а т1 О" Ц: ЦСРСС Г;) тт Г):т: ."1 тат 1.г Л.;ОДЬ 1 х С 1 Г,1;О.Г)1; 5. т 1 С; "СГ)тОС Тт СО т т тт;,т, ",т,.1 гТС)С)дт Г ., т а Е Ет ,: т;с 1101 О УС-- С):; Е р С тт 1, У ттг Цта У1Т тг Эг У Г 1 РОЦУС 1 ЭСС, г; КТО).т, Ц Т 1 г.СЬМ Па 1 Ут т г,а;СС;е;,; ат ) Ет г,1:11 НОСТЬ. а С со "т; тт "тт ХаРС;:,тСР ГтСЕ т 1 Э-.г. О. г.т: ."О Г .тээ.;с :, таст аз,ттт ;т)тг 1" т т т ггтттс 1 г усттатс Гц,) с) 1) ;т,и 3 а 6 .)е е 11 1 гт 1 ЕЧС-П,Т О Стт;1 ЕЧатСГО 1 аПРЯ)т:ОЦЦЯ,;т С Р т.;: ттт гЦ 1 С.Ь ттСТ Ь. ГЬГ.".ОЦ КОТО тС 1 тт С ттътт а, 1" таитцсц усГс егтО г . Гсаагс .саглиаьЕхс послсдавагельцост и;пульсов, капчестна которых равна чслу М фикси рацеццы: цастраек РадиапремцогоУтРООС Тца т ПО атис)1,Е.ЦСЗОЦЕ ПЕ,гт );т , Гт 1 т , 1 С Г .) ПЕ Ц 1 Я 1 Е - ЛЦТЕ:т:;тт:Стат Та:СС тОЬ,Ц ЭТОМУС, .За т.та У Ет КаЦС ; тняа ПЕРЕ.; Г)а 1 тт Ц ЛтсОДЕ Цгтит.я 1 ЧаСтаты , )аг;1 Ц, СтСЯ МЦ, т С ; тЕ 1 1 ЦС 1 а" , р .т, цааЗ г,;гГ"Г-.ианна сумматоров, задающий генератор импульсов, выход которого подключенк первым входам накапливающих сумматоров непосредственно, а к первомувходу формирователя команд через последовательно сОединенные двоичныйстетчик импульсов и дешифратор, выходкоторого соединен с вторым входомдвоичного счетчика импульсов, элементрегистрации, блок установки кодов,первый и второй выходы которого подключены к вторым входам соответствующих накапливающих сумматоров, а третий выход через статический регистрсоединен с третьими входами указанцых сумматоров, причем первый и второй выходы формирователя команд соединены соответственно с четвертымивходами первого и второго накапливающих сумматоров, выходы которых подключены к входам соответственно первого ц второго преобразователей кодцапряжецие, причем выход первогопреобразователя кад - напряжение является первым выходам устройства,а т л и ч а ю щ и й с я тем, что, сцелью расширения функциональных вазможностей, введены второй элементрегистрации, первый и второй элементы ИЛИ, элемент НЕ, вьсакачасточныйкоммутатор и блок положительной обратной связи, причем выход второгопреобразователя код - напряжениеЯГ)ЛЯЕТСЯ ВТОРЫМ ВЬЕХаДаМ УСтРОйСтВа,а пхады первого и второго элементоврегистрации соединены с первым входом устройства, выходы первого и второго элементов регистрации подключены к соответствующим входам второгоэлемента ИЛИ, выход которого соединенс вторым входом формирователя команд,вьхад первого элемента ИЛИ соединенс первым входом высокочастотного ком;утатора и через элемент НЕ - с треты 1 входом двоичного счетчика импульсов, первый и второй входы первого элемента ИЛИ соединены с соответствующими выходами формирователякоманд, при этом выход дешифратораподключен к входу делителя частоты,второй вход высокочастотного коммутатора является вторым входом устройства, а третий подключен к выходублока положительной обратной связи,вход которого является третьим входам устройства, а выход высокочастотного коммутатора является третьимвыходам устройства.