Синтезатор частот

СОЮЗ СОаЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 03 . 7/18 ИТЕТ ССй И ОТНРЫ ОСУДАРСТВЕННЫЙ Н О ДЕЛАМ ИЗОБРЕТЕ ЕТЕНИ ИСАНИЕ ЛЬСТВУ МУ СВ(56) Авторское свидетельство СССРВ 785944, кл. Н 03 В 21/02, 979.Патент США Ф 4179670,кл. 331-10, 1979.(57) Изобретение относится к радиотехнике и обеспечивает снижениепобочных составляющих в спектре выходного сигнала синтезатора частот(СЧ), СЧ содержит фазовый компаратор1 фильтр 2 нижних частот, управляемый генератор 3, делитель 4 частотыс переменным коэф. деления (ДПКД),задатчик 5 дробной части коэф,деления, ЦАП 6, источники 7 и 13 тока,токовые ключи 8 й 14, интегратор 9,ЯО 1293841 блок 1 О выборки-хранения, делитель1 частоты ( ДЧ), триггер 12, распре-делитель 15 импульсов, элементы И-НЕ16, 17 , элемент И 18, фиксатор 19временного положения импульсов. В .задатчик 5 дробной части загружается код, соотв, выходной частоте СЧ вдробных долях от Е а в ДПКД 4 -код,соотв, выходной частоте СЧ в це";лых долях от Г , Выходной импульсДПКД 4 устанавливает коэф. деленияДЧ 11, ДЧ тактирует работу распределителя 15, который формирует импульсы управления работой узлов СЧ, имеющие период Т, и разные фазу и длительность. В задатчике 5 дробнойчасти накаплйвается фазовая разностьмежду импульсами входного опорногосигнала петли фазовой автоподстройки и импульсами выходного сигналауправляемого генератора Э. 2 з.п.ф"лы, 3 ил,Изобретение относится к радиотех"нике и может быть использовано длясинтеза частот в радиопередающихи радиоприемных устройствах, а такжев измерительной технике,Цель изобретения - снижение побочных составляющих в спектре выходного сигнала синтезатора частот,На фиг,1 представлена структурнаяэлектрическая схема синтезатора частот; на иг,2 - структурная электрическая схема задатчика дробной части коэффициента деления; на фиг.З -структурная электрическая схемацифроаналогового преобразователя.Синтезатор частот содержит фазовый компаратор 1, фильтр 2 нижнихчастот (ФНЧ), управляемый генератор3, делитель 4 частоты с переменнымкоэффициентом деления (ДПКД), задатчик 5 дробной части коэффициента деления, цифроаналоговый преобразователь (ЦАП)6, первый источник 7 тока.,первый токовый ключ 8, интегратор 9,блок 10 выборки-хранения, делитель11 частоты, триггер 12, второй источник 13 тока, второй токовый ключ14, распределитель 5 импульсов,первый элемент И-НЕ 16, второй элемент И-НЕ 7, элемент И 18, фиксатор 19 временного положения импульсов, Задатчик 5 дробной части содержит первый блок 20 регистров сдвига,4-раэрядный сумматор 21, второй блок22 р:.гистров сдвига, и Э-триггер 23,первый 24, второй 25, третий 26,четвертый 27 регистры сдвига первого блока 20 регистров сдвига, первый28, второй 29, третий 30, четвертый31 регистры сдвига второго блока 22регистров сдвига. ЦАП 6 содержит ипараллельно включенных каналов 32321 каждый из которых состоит изпреобразователя 33 код - период,токового ключа 34, источника 35 токаПри этом каждый иэ преобразователейкод - период содержит счетчик 36 иК-Я триггер 37. Синтезатор частот работает следующим образом.В эадатчик 5 дробной части черезего информационный вход загружаетсякод соответствующий выходной частоте синтезатора частот в дробных долях от Е , а в ДПКД 4 через егоустановочный вход загружается код,соответствующий выходной частотесинтезатора частот в целых, долях от Й , Выходной импульс ДПКД 4 уста.навливает коэффициент деления делигеля 11 частоты, равный М+К, а триггер 12 в состояние логической "1".Положительный фронт ,выходного сигна.ла триггера 12 запускает распределитель 15 импульсов, Первый импульсс выхода делителя 11 частоты сбрасывает триггер 12 в нулевое состояние,а импульсная последовательность спериодом повторения импульсов Тм=ТМ с выхода делителя 11 частотытактирует работу распределителя 15импульсов по его тактовому входу,где Т - период выходной частоты упоравляемого генератора 3,Распределитель 15 импульсов вырабатывает на своих выходах импульсы сигналов для управления работойдругих узлов синтезатора частот,период повторения которых равен пе-риоду Тап . а фаза и длительностьразличны, Орин из импульсов с соответствующего выхода включения выборки распределителя 15 импульсов переводит блок 10 выборки-хранения врежим выборки, и напряжение на выходе блока выборки-хранения становится равным напряжению на его входе,.ф а после прекращения действия этого импульса на входе управляемогогенератора 3 поддерживается постоянное управляющее напряжение. В периодмежду третьим и четвертым импульса 35 ми на тактовом входе распределителя15 импульсов, импульс с другого выхода распределителя 15 импульсовстробирует элемент И 18 по его второму входу, на первый вход которогоА подается сигнал с выхода переполне-ния задатчика 5 дробной части. В случае наличия переполнения этот сигнал равен логической "1", и на время стробирования элемента И 18 пода, 45 ется на управляющий вход ДПКД 4,который в данном цикле работы будетделить на коэффициент деления И+1,и на управляющий вход делителя 11частоты, который делит на коэффици-5 О ент деления М+ в течение одногопериода Т,. Следующее событие в петле фаэовой автоподстройки - это подача импульса с соответствующего выхода распределителя 15 импульсов на управляющий вход первого токового ключа 8, который начинает пропускать из первого источника 7 тока на вход интеграто 1293841ра 9 ток смещения для разрядки конденсатора в интеграторе 9 до начального уровня напряженияОдновременнос действием тока смещения ЦАП 6 отводит часть тока, величина которого 5обратно пропорциональна содержимомузадатчика 5 дробной части, поступающему на информационные входы ЦАП 6Таким образом, начальный уровеньнапряжения, до которого разряжаетсяконденсатор интегратора 9, зависитот числа фазовой погрешности,накопленного в задатчике 5 дробнойчасти, и это число отображает изменяющуюся фазовую разность междуимпульсами входного опорного сигналапетли фазовой автоподстройки с частотой Г и импульсами выходного сигнала управляемого генаратора 3 счастотой Г , действующего на входах ДПКД 4 и делителя 11 частоты,После начала действия указанного импульса в распределителе 15 импульсов вырабатывается еще два импульса, одно из которых открывает первый элемент И-НЕ 6 и пропускает импульс с периодом Т для тактирования ЦАП б Эта импульсная последовательность должна состоять из десяти импульсов 30 в случае декадного ЦАП 6 или изшестнадцати импульсов в случае двоичного ЦАП 6, Второй импульс открывает второй элемент И-НЕ 17 и пропускает импУльсы с пеРиодом Тм длЯ так тирования задатчика 5 дробной части, Эта импульсная последовательность должна содержать столько импульсов, сколько последовательных цифр должно быть обработано в задатчике 5 40 дробной части в течение одного цикла работы распределителя 15 импульсов, т,е, в течение одного периода выходного сигнала ДПКД 4. Кроме того, в распределителе 15 импульсов 45, вырабатывается импульс для записи цифровой информации в ЦАП 6 и сброса сигнала переполнения 5 дробной части, импульс для сброса ЦАП 6 в исходное состояние. Импульс с соответствующего выхода распределителя 15 импульсов подается на вход фиксатора 19, где тактируется сначала импульсами с выхода делителя 11 частоты, после чего импульсами с выхода управляе .1 мого генератора 3 для восстановления точной фазовой привязки к сигналу управляемого генератора 3, и подается на второй вход фазового компаратора 1, который открывает его своим задним фронтом, Выходной импульс Фазового компаратора 1 открывает второй токовый ключ 14, который начина ет пропускать ток с входа интегратора 9 на второй источник 13 тока вследствие чего конденсатор интегратора 9 начинает заряжаться до тех пор, пока импульс входного опорного сигнала с частотой Гзакрывает фазовый компаратор 1, который в свою очередь закрывает второй токовый ключ 14. После этого момента выходное напряжение интегратора 9 остается постоянным до поступления в следующем цикле работы распределителя 15 импульсов импульса на вход фиксатора 19, но до этого импульсом с одного из выходов распределителя 15 импульсов стробируется устройство 1 О выборки-хранения и это напряжение подается через ФНЧ 2 на вход управляемого генератора 3 для управления его частотой, Таким образом, в петле фазовой автоподстройки синтезатора частот устанавливается режим фазовой синхронизации с такой Фазовой расстройкой между опорным сигналом и сигналом на втором входе фазового компаратора 1, величина которой достаточна для заряда конденсатора в интеграторе 9 от начального уровня напряжения до уровня управляющего напряжения, при котором частота сигнала управляемого генератора 3 равнао опгде Р - дробная часть коэффициента,деления частоты и образуется в ре.зультате усреднения коэффициентов деления на Н и на И+1 ДПКД 4 в течениенескольких периодов сигнала опорнойчастоты Г , Команду для увеличениякоэффициента деления ДПКД 4 на единицу выдает задатчик 5 дробной частичерез элемент И 18. Увеличение коэффициента деления до И+1 в одном периоде Т из всей выходной импульснойпоследовательности делителя 11 частоты, которая имеет место в том циклеработы ДПКД 4 когда коэффициент деле.ния принимает значение И+1, необходимо, чтобы обеспечить правильнуюфазировку циклов компенсации помехдробности.Задатчик 5 дробной части (фиг,2)работает следующим образом, В первый блок 20 регистров сдвига загружается ш двоичных или двоично"десятичных) цифр в 4-разрядном параллельном формате. В начале каждого цикла работы распределителя 15 импульсов импульсом записи ЦАП 6 с выхода распределителя 15 импульсов по входу сброса переполнения П-триггер 23 устанавливается в состояние логического "0", если до этого на его выходе была логическая 1, Далее на тактовый -вход задатчика 5 дробной части с выхода второго элемента И-НЕ 17 поступает импульсная последовательность, которая одновременно тактирует первый блок 20 регистров сдви. га П-триггер 23 и второй блок 22 регистров сдвига, В 4-разрядном сумматоре 21 происходит последовательное суммирование содержимого обоих блоков 20 и 22 регистров сдвига, начиная от младших цифр, с записью результата в старший разряд второго блока 22 регистров сдвига с одновременным сдвигом цифр из более старшего разряда в более младший. Перенос от предыдущей суммы с выхода переноса 4-разрядного сумматора 21 перезаписывается на выход В-триггера 23 и поступает на вход переноса 4-разрядного сумматора 21, где добавляется к текущим слагаемым суммы, Первый блок 20 регистров сдвига содержит четыре параллельно включенных регистра сдвига 24 - 27, каждый из которых соединен в кольцо и, после прохождения ш тактовых импульсов, все его цифры в каждом из ре гистров сдвига снова возвращаются в исходные позиции. Второй блок 22 регистров сдвига также содержит четыре параллельно включенных регистра сдвига 28 - 31 и имеет предельт ную емкость величиной (10 -1) при ,обработке двоично-десятичных цифр (2 -1) при обработке двоичных цифр, После прохождения в-го тактового импульса во втором блоке 22 регистров сдвига имеется полная сумма его содержимого, бывшего до этого цикла суммирования, с числом, хранимым в первом блоке 20 регистров сдвига. Если эта сумма превышает емкость второго блока регистров 22 сдвига, то на выходе 0-триггера 23 имеется логическая "1", которая передается на второй вход элемента И 18, После завершения цикла тактирования все цифры во втором блоке 22 регистров сдвига становятся распределенными строго по старшинству и перезаписываются из первого по и-й параллельные информационные выходы на ЦАП 6 в начале следующего цикла работы распределителя 15 импульсов,При суммировании двоичных цифр в 4-разрядном Формате в качестве 4-разрядного сумматора может быть использована микросхема типа К 555 ИМЗ или аналогичная ей, В случае операций над двоична-десятичными цифрами на выходе указанной микросхемы необходимо ставить преобразователь двоичного кода в двоично-десятичный. Для построения первого блока 20 регистров сдвига могут быть применены микросхемы типа К 155 ИР 1, в которых режим параллельной записи может быть использован для записи цифр дробности Р, Второй блок 22 регистров сдвига может быть построен на основе 0-триггеров или микросхем типа К 555 ТМЯ, К 555 ТМ 9.ЦЛЛ б (Фиг.3) работает следующим образом. ЦиФровая информация по 4-разрядным шинам с соответствующих информационных входов ЦАП 6 поступает на информационные входы счетчиков 36 преобразователя код - период в каждом из п параллельно включенных каналов и импульсом записи с соответствующего выхода распределителя 15 импульсов записывается в счетчики 36. Счетчики 36 дожны быть декадными при цифровой входной информации, представленной в двоично-десятичном коде, или двоичные 4-разрядные при двоичном представлении цифровой инФормации, Далее по тактовому входу ЦЛП б из первого эпемента И-НЕ 16 на счетчики 36 в каждом из и параллельно включенных каналов поступают тактовые импульсы и производят счет 11 ивниз до нуля. Тогда на выходах И 1 ВЗаем счетчиков вырабатываются импульсы логического 0, которые устанавливают К-Я" триггеры 37 в каждом преобразователе 33 - код - период в состояние логического 0". После истечения времени, равного одиннадцати периодам тактовых импульсов, считая от начала тактирования счетчиков, в случае двоично-десятичной информации, или семнадцати периодам тактовых импульсов в случае дво 1293841ичной информации, распределитель 15 импульсов на одном иэ своих выходов вырабатывает импульс логического "О", который по входу сброса ЦАП 6 , устанавливает к-Я-триггеры 37 вовсех преобразователях 33 код - период соответственно в состояние логическая "1", Таким образом на выходахт. К-Я-триггеров 37 вырабатываются импульсы, длительность которых обратно пропорциональна величине чисел, записанных на информационных входах ЦАП 6. Например,в случае записи в двоичнодесятичной форме цифры 7 длительность выходного импульса К-Б-триггера 37 будет равна трем периодам входных тактовых импульсов, при цифре 1 - девяти периодам входных тактовых импульсов и т.п. На время действия этих выходных импульсов открываются токовый ключ 34 и источник 35 тока в каждом из параллельных каналов и отводят таким образом широтно-импульсно-модулированный ток от первого источника 7 и тем самым компенсируют фазовую погрешность с выхода фазового компаратора 1, Для обеспечения правильных весовых значений разрядов ЦАП 6 токи источника 35 тока в каждом из параллельно включенных каналов должны соответствовать зависимости 1-6- г 141. 10 для двоична-десятичной входной цифровой информации или2 ф )для двоичной 4-разрядной входной информации каждого информационного входа ЦАП 6, где 1 номер любого 4-разрядного входа (от 1 по и), Количество и входов в общем случае может быть равно числу цифр ш в задатчике 5 дробной части, При большом количестве ш число и зависит от требуемого уровня компенсации помех дробности и от точности и стабильности источников 35 тока, но обычно не превышает 5.Численное соотношение величиитоков второго источника 13 тока первого источника 7 и источников тоха 35 в каждом из параллельно включенных каналов ЦАП 6 определяется по следующим соображениям. Врем. мя действияимпульса смещения Т, должно превышать максимальное время действия выходных токов ЦАП 6 из-за конечной длительности фронтов импульсов, но не менее два периода Т тактируняцих импульсов распределителя 15 импульсов (один период Т до включения токов ЦАП б и один период Тпосле выключения токов ЦАП б) . Еслипринять фазовую расстройку междувходными сигналами фазового компа ратора 1 на уровне одного периодаТм , то в установившемся режиме работы петли фазовой автоподстройкипри отсутствии коррекции тока сме- Ющения со стороны ЦАП 6 .должно выполняться следующее условие:1 Т 1 Том м нр сМ15 где 1 - величина тока второго источника 13 тока;1 - величина тока первого источника 7 тока;В - количество периодов Т в го интервале действия Т,Тогда 1, В 1 . Максимальнаяфаэовая флуктуация выходного сигналафазового компаратора 1 равна периодуТ, выходного сигнала управляемого г 5 генератора 3 в те моменты, когдакоэффициент деления ДПКД 4 равенИ+1. Для компенсации помеховой составлякяцей 1 Т необходимо эквивалентное действие компенсирующего то-.3) ка на выходе ЦАП 6 в течение максимального периода действия этого тока, что можно выраэить следующимиравенстамн: 1 1, 1, Т И 1 О - длядесятичного ЦАП; 1 Т, = 1, Т М 16для двоичного ЦАП, где Т М Т 1 Очисло периодов Т в течение максимального интервала. времени протекания компенсирующего тока для десятичного ЦАП; 16 - число периодов ,1 О Т в течение максимального интервала времени протекания компенсирующего тока для двоичного ЦАП, Отсюдасвязь величины тока 1 и тока 1,1,1 /1 О И - для десятичного ЦАП;45 1, 1 /16 М - для двоичного ЦАП,Величина коэффициента деления Мделителя 11 частоты должна выбирать"ся такой, чтобы количество импульсовна тактовом входе распределителя 15 5 О импульсов в течение одного периодавыходного нмпульса ДПКД 4 была дос -.таточно для обеспечения требуемойдлительности цикла работы распреде.лителя 5 импульсов, Количество периодов Тв цикле работы распределителя 15 имнульсов зависит от того, двоичные кпн двоична-десятичные цифрыпоступают на ЦАП 6.также от числа шцифр в регистрах задатчика 5 дробной9 12 части, и определяется более высоким числомкоторое можно обозначить Р, Тогда максимальное количество Э:периодов Т в цикле работы распределителя 15 импульсов Э=Р+7, где цифра 7 обозйачает суммарное количество периодов Тм, необходимых для формирования управляющего импульса блока 10 выборки-хранения импульса для стробирования сигнала переполнения задатчика 5 дробной части, импульса для тактирования сигнала в фиксаторе 19 до подачи его на второй вход фазового компаратора 1, и двух импульсов для обеспечения необходимой фазовой расстройки между входными сигналами фазового компаратора 1 и запаса при ее флуктуациях, Тогда, имея ввиду, что не менее 0 импульсов с периодом Т, должно появиться на выходе делителя 11 частоты между двумя выходными импульсами ДПКД 4 при минимальной рабочей частоте управляющего генератора 3, т.е. при Б максимально возможный коэффициент деленияРаспределитель 15 импульсов может быть построен на основе К-разрядного регистра сдвига, элементов блокировки для остановки его работы после завершения полного цикла и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ для формирования различных длительностей импульсов с ,различными начальными фазами. Триггер 12 может быть построен на основе серийно выпускаемых 0- или 1-К-триггеров, Первый 7 и второй 13 источники тока 1 источники 35 тока в ЦАП 6, являющиеся источниками втекающего тока, могут быть построены по различным методам на транзисторах с различными типами проводимостей, Первый 8 и второй 1 ч токовые ключи, а также токовые ключи 34 в ЦАП 6 могут быть построены на основе диодных или транзисторных переключающих схем. Фиксатор 19 может быть построен на основе двух последовательно соединенных 0-триггеров (не показаны), первый иэ которых тактируется выходными импульсами делителя 11 частоты, а второй - выходными импульсами управляемого генератора 3.Формула изобретения1. Синтезатор частот, содержащий последовательно соединенные уп. равляемый генератор .и делитель час 93841 10таты с переменным коэффициентом деления, фильтр нижних частот, выход которого подключен к управляющему входу управляемого генератора, делитель частоты, фазовый компаратор, первый вход которого является вхо- дом опорной частоты синтезатора частот, и последовательно соединенныезадатчик дробной части коэффициента деления и цифроаналоговый преобразаватель, при этом установочныйвход делителя частоты с переменным коэффициентом деления являетсявходом установки частоты синтезатора частот в целых долях от опорнойчастоты, а информационный вход задатчика дробной части коэффициента деления является входом установки частоты синтезатора частот в дробных долях от опорной частоты, а т л и ч аю щ и й с я тем, что, с целью снижения побочных составляющих в спектре выходного сигнала синтезатора частот, введены последовательно соединенные первый источник . тока, первый токовый ключ, интегратор и блок выборки-хранения, последовательно соединенные триггер и распределитель импульсов, первый элемент И-НЕ, второй элемент И-НЕ, элемент И, фиксатор временного положения импульсов и последовательно соединенные второй источник тока и второй токовый ключ, управляющий вход и выход которого подключены соответственно к выходу Фазового компаратора и к входу интегратора, выход цифроаналогового преобразователя соединен с входом первого токового ключа, выход блока выборки-хранения подключен к входу фильтра нижних частот, счетный вход триггера соединен с выходом делителя частоты, счетный вход которого и первый тактовый вход фиксатора временного положения импульсов объединены и подключены к выходу управляемого генератора, установочные входы триггера и делителя частоты объединены и подключены к выходу делителя частоты с переменным коэффициентом деления, управляющие входы делителя частоты с переменным коэффициентом деления и делителя частоты объединены и подключены к выходу элемента И, первый вход первого элемента И-НЕ, первый вход второго элемента И-НЕ, тактовый вход распределителя импульсов и второй тактовый вход фиксатора временного положения импуль+сов объединены и подключены к выходу делителя частоты, выход фиксаторавременного положения импульсов соединен с сигнальным входом фазовогокомпаратора, вход сброса переполнения задатчика дробной части коэф,фициента деления объединен с входомзаписи цифроаналогового преобразователя, тактовый вход и выход переполнения задатчика дробной части коэффици- Оента деления подключены соответственно к выходу второго элемента И-НЕ ик первому входу элемента И, выход,первого элемента И-НЕ соединен стактовым входом цифроаналогового пре. 5образователя, управляющий вход первого токового ключа объединен с сигнальным входом фиксатора временногоположения импульсов, при этом входысброса и записи цифроаналогового 20преобразователя, вторые входы первого и второго элементов И-НЕ, второйвход элемента И, управляющий входпервого токового ключа и управляю 25щий вход блока .выборки-храненияподключены к соответствующим выходам распределителя импульсов,2. Синтезатор по п.1, о т л и ч аю щ и й с я тем, что задатчик дроб-ф 30 ной части коэффициента деления содержит последовательно соединенныепервый блок регистров сдвига, четырехраэрядный сумматор и второй блок регистра сдвига, и Р-триггер, 0-вход 35 . которого соединен с выходом переноса четырехраэрядного сумматора, тактовые входы П-триггера, первого и вто. рого блоков регистров сдвига объединены и являются тактовым входом за датчика дробной части коэффициента деления, выход Р-триггера объединен с входом переноса черырехразрядного сумматора и является выходом переполнения задатчика дробной части 45 коэффициента деления, К-вход,В-триггера является входом сброса переполнения эадатчика дробной части коэффициента деления, при этом каждый из блоков регистров сдвига выполнен 50 в виде четырех параллельно включен" ных регистров сдвига, выход младшего разряда каждого из четырех регистров сдвига первого блока регистровсдвига соединен с входом старшегоразряда соответствующего из четырехрегистров сдвига первого блока регистров сдвига, информационные входы первого блока регистров сдвигаявляются входами установки частотысинтезатора частот в дробных доляхот опорной частоты, выход (а+1)-гомладшего разряда каждого из четырех регистров сдвига второго блока регистров сдвига соединен с соответствующим входом второй группы информационных входов четырехразрядногосумматора, а информационные выходыс первого по и-й старших разрядовкаждого иэ четырех регистров сдвига второго блока регистров сдвигаявляются информационными выходамиэадатчика дробной части коэффициентаделения,3, Синтезатор по п,1, о т л и ч аю щ и й с я тем, что цифроаналоговый преобразователь состоит из и па"раллельных включенных каналов, каждыйиз которых состоит иэ последовательно соединенных преобразователя код -период, токового ключа и источникатока, выход которого соединен синформационным входом токового ключа,выходы токовых ключей каждого из иканалов объединены и являются выходом цифроаналогового преобразователя, кодовые входы преобразователейкод - период каждого иэ и каналовявляются информационными входами цифрроаналогового преобразователя, приэтом тактовые входы преобразователякод - период каждого из и каналовобъединены и являются тактовым входом цифроаналогового преобразователя, входы записи преобразователейкод - период каждого из и каналовобъединены и являются входом записицифроаналогового преобразователя,а входы сброса преобразователей кодпериод каждого из и каналов объединены и являются входом сброса цифроаналогового преобразователя.е каз 396/59 Подписноего комитета СССРний и открь 1 тийушская наб д.4/5 30 Производстве ское предприятие, г.ужг л,Проектная олигра Тираж 902 НИИПИ Государствен по делам изобре 5, Москва, Ж-З 5, Р