Многоканальный формирователь одиночных импульсов

)4 Н 03 К 5(1 ЗСЕГРЧ)Н 11 Цтеь,1 13ИВЯНОТЕИ ЕН юл. В и В,Н 088,8) ряки СССР80 видетельств03 К 3/84,ССР 197 детельств 03 К 5/15 в формуле онный ханен т ред ОВАТ ЕЛЬ ис поль ительнойтельных выширени ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗОБР Н А ВТОРСИОМУ СВИДЕТЕЛЬСТВ(21) 3840459/24- (22) 04.01,85 (46) 07,07.86, Б (72) Н;В.Дерябин (53) 621,374.3 ( (56), Авторское с У 938414, кл. НАвторское сви У 694979, кл. НПримечание: и изобретения нося рактер,(54) МНОГОКАНАЛЬНЫЙ ФОРМИОДИНОЧНЫХ ИМПУЛЬСОВ(57) Изобретение может бызовано в автоматике, вычитехнике, контрольно-испытсистемах, Цель изобретенияшение быстродействия и ра функциональных возможностей устройства. Формирователь содержит гене-. ратор 4 импульсов стабильной частоты, делитель 8 частоты, синхронизаторы 12 и 13, формирователь 14 импульсов и Э-триггер 21, Введение в устройство буферных регистров 1 кода программы, регистров 3 кода программы, парафаэтного блока 5 захвата команды, блока 7 фазировки частоты, блока 9 синхронизации, состоящего из И канальных синхронизаторов 10, 1-10. и 11, 1-11.И, блока 16 формирования готовности, блока 18 формирования длительности цикла, элемента ИЛИ 22, элемента И 23 и Э-триггера 24 формирования эаднеЯ го фронта обеспечивает программируемое изменение временных параметров импульсов, формируемых в каждом кана- Са ле, 9 ил.Изобретение относится к импульс,ной технике и может использоваться вавтоматике, вычислительной технике,контрольно-испытательных системах.Цель изобретения - повышение быстродействия и расширение функциональных воэможностей за счет обеспечения программируемого изменения временных параметров Формируемых импульсов в каждом канале, 1 ОНа Фиг,1 приведена структурнаясхема многоканального формирователяодиночных импульсов; на Фиг.2-6 -соответственно структурные схемы парафазного блока захвата команды,блока фазировки частоты, канальногосинхронизатора, канального формирователя импульсов, блока формированияготовности; на Фиг.7-9 - эпюры напряжений, поясняющие работу формирова- гОтеля.Формирователь содержит буферныерегистры 1 кода программы, .входы которых подключены к информационнымшинам 2, регистры 3 кода программы, 25генератор 4 импульсов стабильной час,тоты, парафазный блок 5 захвата команды, вход которого подключен квходной шине 6 управления, блок 7фазировки частоты, делитель 8 частоты, блок 9 синхронизации, состоящий из И канальных синхронизаторов10.1-О,Й и 1 канальных синхронизаторов 11.1-11,Ц, синхронизаторы 12и 13, формирователь 14 импульсов,состоящий из й канальных формирователей 15.1-15.Ц импульсов, блок 16формирования готовности, выход которого подключен к выходной шине 17управления, блок 18 формированиядлительности цикла, Я выходных ка 4 Ональных формирователей 19.1-19. М,выходы которых соединены с канальными шинами 20,1-20 И. Каждый выходной канальный формирователь 19 состоит из выходного триггера 21 (типа Р), элемента ИЛИ 22, элементаИ 23, триггера 24 формирования заднего фронта (типа Р).Парафазный блок 5 (фиг,2) захвата команды содержит элемент И 25,элементы ИЛИ 26-28, триггеры 29 и 30захвата.Блок 7 (фиг.З) фазировки частотысодержит триггер 31 фазы, элементыИ. 32 и 33, элемент ИЛИ 34, инверторы 35 и 36,Канальный синхронизатор (Фиг.4)содержит инвертор 37, элементы И 38 115 2и 39 элемент ИЛИ 40, причем составвсех канальных синхронизаторов 10.110 .М, 11, 1-11 М, а также синхронизаторов 12 и 13 идентичен,Канальный формирователь импульсов(Фиг,5) содержит узлы 41 и 42 сравнения, причем состав всех канальныхФормирователей 15,1 - 15,1 импульсоводинаков.Блок 16 Формирования готовности(фиг.6) содержит узел 43 сравнения,триггер 44 (типа Р) и идентичен посоставу блоку 18 формирования длительности цикла,Формирователь работает следующимобразом,Рассмотрим сначала подготовку егок работе и взаимодействие с внешнимустройством, не входящим в составизобретения и управляющим работойформирователя которая характеризуется двумя основными фазами.,В первой фазе происходит рабочийцикл-процесс формирования одиночныхимпульсов на шинах 20.1-20. М.Вхождениев рабочий цикл осуществляется по команде поступающей на шину 6, Рабочему циклу соответствует низкийуровень потенциала на выходе блока 18,Во второй фазе ожидание - исходное состояние, в которое приходитформирователь после окончания рабочего цикла и в котором находится допоступления очередной команды, Ожиданию соответствует низкий уровеньпотенциала (логический "0") на выходах триггеров 29 и ЗО, а .также напрямых выходах триггеров 21 всех выходных канальных формирователей(19.1-19,Й). При этом на выходахтриггеров 44 блоков 16 и 18 и соот-.ветственно на шине .17 присутствуетпотенциал высокого уровня (логическая "1"). Логическая "1" с выходатриггера 44 блока 18 поступает наустановочный вход делителя 8 частотыи приводит его в состояние, соответствующее логическому "0" на его выхоцах,кроме того, логическая "1" воздействует на вход инвертора 36, с выхода ксторого логический "О",. попадая на первые входы элементов И 32и 33 блокирует прохождение черезних импульсных последовательностей,поступающих на вторые входы этихэлементов И с прямого и инверсноговыходов генератора 4 соответственно,Таким образом, импульсной последова 1243115 4тельности, т,е. тактовой частоты, нет на счетном входе делителя 8 частоты и на тактовых входах блока 9 синхронизации - первых входах элементов И 38 и первых входах элементов И 39, а также на первых входах элементов 26 и 27 блока 5,.Логическая "1" с выхода триггера 44 также поступает на первый вход элемента И 25 и создает условия для 1 О прохождения через него команды, когда она поступит на второй вход элемента И 25 с шины 6, Наличию коман,ды соответствует потенциал высокогоуровня, В течение рабочего цикла врегистрах 3 хранится код программы,который задает на время данного рабочего цикла значения изменяемыхпараметров формирователя, которыеопределяют; 201. Комбинацию тех каналов из общего числа й, которые должны сформировать одиночные импульсы в данномрабочем цикле. Этот параметр задается кодом на выходах регистров 3,25программирующих выбор каналов,2, Фронты (передний или задний)импульсов тактовой частоты, которыми определяются моменты переключения выходных триггеров 21, формирую- зщих импульсы на выходе каждого изканалов, Этот параметр задается кодом на выходах регистров 3, программирующих фазу частоты синхронизации,3. Положение передних фронтов импульсов на выходе каждого из каналовотносительно момента начала рабочегоцикла и в пределах данного рабочегоцикла, Этот параметр задается кодомна выходах регистров 3, программирующих положение передних фронтов.40 4. Положение задних фронтов импульсов на выходе каждого из каналов относительно момента начала рабочего цикла. Этот параметр задается кодом 45 на выходах регистров 3, программирующих положение задних фронтов, Причем программирование наложения заднего фронта допускает возможность формирования импульсов, длительность которых охватывает несколько рабочих циклов.5, Момент появления сигнала "Готовность" (логическая "1") на шине 17 относительно начала рабочего цикла, Сигнал готовность" разрешает внешнему устройству выдачу очередной команды и информирует его об окончании процессов, которые инициируются импульсами с выходов формирователя.Этот параметр задается кодом на выходах программирующих момент выдачиготовности, Пропадание сигнала го-.товность (логггческий "0") свидетельствует о там, что команда принята формирователем,6, Длительность рабочего цикла,момент окончания которого свидетельствует о готовности формирователя кприему очередной команды. Этот параметр задается выходом регистров 3,программирующим длительность цикла,Временные диаграммы сигналов,обеспечивающих взаимодействие формирователя с внешним устройством васинхронном режиме приведены нафиг.5 Ь,б,5, Е )Интервалы времени, в течение которых может производится подготовкаформирователя к очередному рабочемуф 1циклу, показаны на фиг.5 о . Подготовка заключается в полной или частичной смене кода программы в регистрах 1, Инициатором и исполнителемтакой смены выступает внешнее устройство, Рассмотр-гм теперь работуформирователя в целом, В произвольныймомент времени, относительно периода частоты генератора 4 на шину 6и далее на второй вход элемента И 25поступает команда (логическая "1"),При этом логическая "1" с выходаэлемента И 25 приходит на записывающий вход 3 и производит перезаписьВкода программы из регистров 1 в регистры 3, кроме того, логическая "1"поступает на информационные входытриггеров 29 и 30 блока 5, На синхровходы этих триггеров с прямогои инверсного выходов генератора 4поступают импульсные последовательности в виде двух меандров, сдвинутых по фазе один относительно другого на 180 . Допустим, что совпадение во времени логической 1 наинформационном входе и переднегофронта импульса на синхровходе раньше произойдет в триггере 29, что вызовет его переключение и логичес 11 11каяс е го выхода через элементИЛИ 27 попадет на установочный вход триггера 30 и запретит его переключение, Кроме того, логическая 111" поступит на первый вход триггера 31 и установит на его прямом выходе логическую "1". В том случае, если раньше создадутся условия для пере 1243115ключения на входах триггера 30, та логическая "1" с его выхода запретит переключение триггера 29 и установит логическую "1" на инверсном выходе триггера 31. Таким образом 5 происходит захват команды и запоминание Фазы частоты в момент захвата,Логическая "1" с выхода одного из триггеров 29 и 30 через элемент ИЛИ 28 поступит на установочный вход 1 О триггера 44 блока 16 и аналогичный триггер блока 18 и вызовет изменение уровня сигналов на их выходах, что соответствует снятию сигнала "Готовность" с шины 17 и началу рабочего 5 цикла формирователя, С появлением логического "0" на выходе блока 18 снимается сигнал сброса с делителя 8 частоты, блокируется командный вход блока 5 логическим "0" на первом 20 входе элемента .И 25 и устанавливает- . ся разрешающий потенциал (логическая "1") на первых входах элементов И 32 и 33, один из них в зависимости от состояния триггера 31, связанного с вторыми входами элементов И 32 и 33, пропускает на свой выход импульсную последовательность, поступакяцую на ее третий вход с соответствующего выхода генератора 4. ЗО Таким образом происходит Фазировка тактовых частот на прямом и инверсном выходах блока 7, которые синхронизируют работу других блоков формирователя. Первый импульс с прямого выхода блока 7 через элементы ИЛИ 26 и 27 поступает на установочные входы триггеров 29 и 30 и .возвращает один из них в исходное состояние (логический "0" на выходе), Работа 4 О блоков 5 и 7 иллюстрируется временными диаграммами на Фиг,6.Импульсы тактовой частоты с прямого выхода блока 7 и импульсная45 последовательность, сдвинутая относительно нее по фазе на 180 (сдви 6нутая тактовая частота), с инверсного выхода блока 7 поступают соответственно на.первый и второй тактовые входы блока 9 и далее на соот 50 ветствующие первые входы элементов И 38 и 39 синхронизаторов 10.1-10,И, 11.4-11,Ю, 12 и 13, На вторые входы элементов 38 и через инверторы 37 на вторые входы элементов 38, и через инверторы 37 на вторые входы элементов 39 поступает программирующая инФормация с саатветствующих выходов блока 3, котораяобеспечивает прохождение в зависимас -ти ат конкретного када программы тактовой частоты на выходы элементовИ 38 или сдвинутой тактовой частотына выходе элементов И 39. Таким образам, Формируется набор определенных импульсных последовательностейкоторые с выходов синхронизаторов10, 1-10.й поразрядно распределяютсяпа синхровходам триггеров 21 соответствующих каналов. Положения передних Франтов импульсов этих последовательностей определяют возможныемоменты переключения этих триггеровпри Формировании передних Фронтовимпульсов на выходах каналов.Аналогичную задачу выполняют синхранизатары 11 в 1 11 су ВыхОды каторых, воздействуя на синхравхады триггеров 21 каждого из каналов, определяют возможные положения задних фронтов импульсов на выходах каналов,Выходы синхронизаторов 12 и 13 оп- .ределяют возможные моменты появлениясигнала "Готовность" (шина 17) иокончания рабочего цикла,После первого импульса тактовой частоты (Фиг,7), поступающего с прямого выхода блока 7 на счетный вход ,целителя 8 частоты, ан переходит из исходного нулевага состояния в первое, код которого с выходов счетчика поступает на первые входы узлов 41 и 42 сравнения всех канальных формирователей 15. 1-15. И импульсов и сравнивается с кодами, поступающими на вторые входы узлов 4 1 и 42 сравнения,. с соответствующих выходов регистров 3. Для узла 4 1 сравнения это выходы, программирующие положения перецних фронтов, а для узла 42 сравнения - выходы, программирующие положения задних Фронтов, Положительный результат сравнения в виде лагичес - кой ,", в данном случае с выхода узла 41 сравнения (15.Й),поступает на второй вход элемента И 23 первогоканала на первом входе которого при-сутствует логическая "1" соответствующего;разряда кода с выхода регистров 3, программирующего выбор каналов Логическая "1" с выхода элемента И 23 через элемент ИЛИ 22 поступает па информационный вход триггера 21, Ближайший импульс с выхода синхронизатора 10, й переключает триггер 21 своим передним Франтам итем самым формирует передний фронт импульса на выходе первого канала 20,Й. Логическая "1" с выхода триггера 21 поступает на второй вход элемента ИЛИ 22 и поддерживает логическую "1" на информационном входе .триггера 21 после исчезновения логической "1" на первом входе элемента ИЛИ 22, когда делитель частоты изменит свое состояние. 10По исполнении делителем частоты второго цикла деления совпадение обнаружено узлом 42 сравнения канального формирователя импульсов 15.Я и логическая "1" поступит на информа ционный вход триггера 24 первого канала,Ближайший импульс с выхода синхронизатора 11,1 поступит на синхровход триггера 24 первого канала и своим передним фронтом вызовет его переключение. Логическая "1" с выхо-, да триггера 24 воздействует на установочный вход триггера 21, возвращает его в исходное состояние, При этом формируется задний фронт импульса на выходе первого канала. Логическая "1" с инверсного выхода триггера 21 поступает на установочный вход триггера 24 и он также переключается в исходное состояниеКогда делитель частоты выполнит четыре цикла, код на его выходе совпадет с кодом на выходах регистров 3, которые задают момент выдачи готовности, который фиксируется узлом 43 сравнения блока 16, Логическая "1" с его выхода поступит на информационный вход триггера 44, который переключится по переднему фронту им 40 пульса с выхода синхронизатора 12 и на шин 17 появится потенциал высокого уровня. Сигнал делителя 8 частоты после пяти циклов деления фиксируется сразу обоими узлами 4 1 и 4245 сравнения канального формирователя 15. Й импульсов и формируется импульс на шине 20. Я аналогично полученному на выходе первого канала, причем его длительность минимально- возможна для формирователя и равна 1/2 Т тактовой частоты. Кроме того, выходной код делителя 8 частоты, после пяти циклов совпадет с кодом1на выходе регистров 3, задающим дли-.55 тельность цикла, и блок 18, аналогичный блоку 1 б, выдает логическую "1", которая завершит переход Формирователя из рабочего цикла в состояние ожйда ния,Формула изобретенияМногоканальный формирователь одиночных импульсов, содержащий ш каналов формирования, генератор импульсов стабильной частоты, формирователь импульсов, входы которого поразрядно подключены к выходам делителя частоты, выходной триггер в каждом канале, о т л и ч а ю щ и й с я тем,что, с целью повышения быстродействия и расширения функциональных возможностей за счет обеспечения программируемого изменения временных параметров формируемых импульсов в каждом канале, в него дополнительно ввецены парафазнык блок захвата команды, блок фазировки частоты, блок формирования готовности, блок формирования длительности цикла, блок синхронизации, регистры кода программы, буферные регистры кода программы и в каждый из 8 каналов формирования введены триггер формирования заднего фронта, элемент И и элемент ИЛИ, причем командный вход парафазного блока захвата команды подключен к входной шине управления, а его первый и второй тактовые входы подключены соответственно к прямому и инверсному выходам генератора стабильной частоты, а также к первому и второму тактовым входам блока фазировки частоты, который своими первым и вторым фазирующими входами подк .ючен соответственно к первому и второму фазирующим выходам парафазного блока захвата команды, записывающий выход которого подключен к записывающим входам регистров кода программы, а запускающий выход подключен к запускающим входам блока формирования готовности и блока Формированиядлительности цикла, выход которого подключен к установоч- ному входу делителя частоты, а также к разрешающему входу парафазного блока захвата команды и блокирующему входу блока фазировки частоты, прямой тактовый выход которого подключен к установочному входу парафазного блока захвата команд, к счетному входу делителя частоты и к первому тактовому входу блока синхронизации, второй тактовый вход которого подключен к инверсному тактовому выходу блока Фазировки частоты, информационные входы буферных регистров кода програм, Фиг. мы подключены к информационным шинам,а их информационные выходы - к информационным входам регистров кода программы, первые выходы которых, программирующие выбор каналов, поразрядно подключены к первым входам элементов И каждого из каналов, а выходы,программирующие фазу частоты синхронизации, поразрядно подключены к программирующим входам блока синхрониза Оции, первые выходы которого поразрядно соединены с синхровходами выходных триггеров каждого из каналов,прямые выходы которых подключены ксоответствующим канальным шинам и кпервым входам соответствующих элементов ИЛИ, выходы которых соединены синформационными входами соответствующих выходных триггеров, вторые выходы блока синхронизации подключеныпоразрядно к синхровходам триггеровФормирования заднего фронта каждогоиз каналов, выходы которых подключены к установочным входам соответствующих выходных триггеров, инверсные 2выходы которых подключены к установочным входам соответствующих триггеров Формирования заднего фронта,выходы регистров кода программы, программирующие положения передних Фронтов, и выходы, программирующие положение задних фронтов выходных канальных импульсов; подключены соответственно поразрядно к первым и вторымвходам формирователя импульсов, выходы которого, определяющие положения передиих фронтов, поразрядно подключены к вторым входам элементов Икаждого из каналов, выходы которыхподключены к вторым входам соответствующих элементов ИЛИ, а выходы формирователя импульсов, определяющиеположения задних фронтов, поразрядноподключены кинформационным входамтриг-,геров формирования заднего фронта,выходы регистров кода программы, определяющие момент выдачи сигнала готовности,подключены поразрядно к программирующим входам блока формирования готовности, выход которого подключен к выходной управляющей шине, а его входытекущего состояния подключены поразрядно и к выходам делителя частоты ик входам текущего состояния формирователя длительности цикла, программируемые входы которого подключеныпоразрядно к выходам регистров кодапрограммы, синхронизирующие входыблока формирования готовности и блокаформирования длительности подключеныксоответствующим выходам блока синхронизации,ЪСоставитель В,Герасимовактор Л,Гратилло Техред Н.Бонкало Корректор С.ШекмФ каз 371756ВНИИ 1 б Подписно 03 Производственно-полиграфическое предприятие, гужгород, ул, Проектна Тир Государств делам изобр Москва, Ж