Устройство для определения средней глубины микронеровностей

(56) АвторскоеУ 800606, кл,Заявка ФРГкл, С 01 В 7/3 свидетельство ССС01 В 7/34, 1976.2620895,1976. ДГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ(54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ СРНЕЙ ГЛУБИНЫ МИКРОНЕРОВНОСТЕЙ(57) Изобретение относится к измерительной технике и может испольэоваться для определения шероховатости в различных областях промышленности. Целью изобретения являетсяповышение точности и быстродействиизмерений эа счет автоматизированн измерения средней разности между пятью самыми большими выступами и пятьюсамыми большими впадинами измеряемойповерхности в пределах одной базовой длины, В процессе измерения приводперемещает первичный преобразовательпо измеряемой поверхности, Напряжение, пропорциональное неровностям поверхности, подается в блок вычисленийи регистрируется в блоке регистрации.Работа устройства синхрониэируетсяблоком управления. Блок вычисленийвключает в себя два идентичных канала, на вход первого из которых сигнал с преобразователя поступает непосредственно, на вход второго - черезинвертор. Каждый из каналов включаетпять пиковых детекторов и пять Ятриггеров. В зависимости от величинывыступов (впадин) контролируемой поверхности на выходах пиковых детекторов, канала выступов и канала впадинпоявляются напряжения, пропорциональные пяти максимальным выступам и пяти максимальным впадинам на заданнойбазовой длине, Укаэанные сигналы суммируются сумматором, на выходе которого получается напряжение, соответствующее средней глубине микронеровностей. 4 ил.Изобретение относится к измерител ной технике и может быть применено для определения шероховатости поверх ностей при использовании его в различных областях промьпдленности.Целью изобретения является повышение точности и быстродействия изме рений за счет автоматизированного измерения средней разности между пятью самыми большими выступами и пятью самыми большими впадинами измеряемой поверхности в пределах одной базовой длины.На фиг. 1 изображена структурная схема устройства; на фиг. 2 - принципиальная схема блока управления на фиг. 3 - функциональная схема блока вычисления на фиг. 4 - принципиальная схема одного канала блока вычислений.Устройство содержит первичный преобразователь 1 и привод 2, который перемещает первичный преобразователь 1 по контролируемой поверхности (Фиг, 1Вход блока 3 вычисления подключен к выходу первичного преобразователя 1, Выход блока 3 вычислений подключен ко входу блока 4 регистрации. Блок 5 управления соединен с приводом 2, с блоком 3 вычислений и блоком 4 регистрации,Блок 5 управления (Фиг.2) содержит тактовый генератор 6, делитель 7 частоты, двоично-десятичный счетчик 8, дешифратор 9, кнопку 10 "Пуск" с нагрузочным резистором 11, конденсатор 12 с зарядным резистором 13, триггер 14 и усилитель 15 мощности.Блок 3 вычислений (фиг.З) содержит два идентичных канала, один для вычисления высоты пяти наибольших выступов, другой - для вычисления глубины пяти наибольших впадин.Первый вход блока 3 вычислений (фиг.З) подключен ко входу канала 16 выступов непосредственно, а ко входу канала 17 впадин через инвертор 18. Канал 16 выступов содержит пять пиковых детекторов 19,119,5, на вход которых нодается сигнал с выхода первичного преобразователя 1 (Фиг,4) .Каждый из пиковых детекторов 19 состоит из компаратора 20, интегратора 21, зарядного ключа 22, обнуляющего ключа 23, запрещающего клю-ча 24, 938 2Канал 16 выступов содержи г пять В 5-триггеров 25, Выход каждогоиз них связан с запрешаюшим ключом 24 соответствующего ему пикового детектора 19, Входы запрещающих ключей 24 в каждом из пиковых детекторов являются запрещающими входами 1232 последних.Вход 1 каждого триггера 25 связан с выходом компаратора 26 знака,а вход 5 каждого триггера 25 связанс выходом компаратора 20 предыдущегопикового детектора 19.Выходы компараторов 20 являютсяпервыми выходами пиковых детекторов.Вход 5 триггера 25. 1 подключен к второму входу блока 3 вычислений.Выходы всех пиковых детекторовканала 16 выступов (фиг,З), а такжеканала 17 впадин, являющиеся вторыми выходами пиковых детекторов, подключены к входу сумматора 27,Запрещающие ключи 24 пиковых детекторов 19 соединены с источникомотрицательного напряжения через резистор 28 для заряда интеграторов 21с общим проводом через диод 29 дляограничения напряжения на ключах22 и 24,30 40 Блок 3 вычислений начинает обрабатывать сигнал с выхода преобразо-. вателя 1. Через заданное время блок 5 управления прерывает сигнал разрешения и выдает импульс отсчета,.ко - торый Фиксирует в блоке 4 регистрации выходной сигнал блока 3 вычислений, На этом измерение заканчиваетсяБлок 5 управления (фиг. 2) работает следующим образом,Устройство (фиг.1) работает следующим образом.В начале измерения блок 5 управления подает питание на электродвигатель привода 2.При этом привод 2 начинает перемещать , первичный преобразователь 1 по измеряемой поверхности. На выходе преобразователя 1 появляется напряжение, соответствующее неровностям поверхности, которое подается на вход блока 3 вычислений. Через некоторое время после подачи питания на привод 2 блок 5 управления формирует сигнал сброса для блока 3 вычислений, а затем подает сигнал оазрешения вычисления.При нажатии кнопки 10 "Пуск" ца выходе триггера 14 устанавливается высокий уровень напряжения. Через усилитель 15 мощности это напряжение подается на электродвигатель привода 2, При этом привод 2 начинает перемещение преобразователя 1 по измеряемой поверхности.Одновременно высокий уровень напряжения на выходе триггера 14 раэ- О блокирует делитель 7 частоты и двоична-десятичный счетчик 8, Делитель 7 частоты начинает считать импульсы тактового генератора 6.Каждый десятый импульс такта ваго генератора продвигает двоичцадесятичный счетчик 8. Состояние трех младших разрядов счетчика 8 расшифровывается дешифратаром 9, который формирует низкий уровень на выходе 30 "Сброс" на время первого такта с.четчика 8 и высокий уровень на выходе цРазрешение"на время тактов со второго по седьмой.При достижении счетчиком 8 восьмого такта на выходе Отсчет" 25 появляется высокий уровень напряжения. Одновременно на инверсном выходе старшего разряда счетчика 8 появляется низкий уровень, который поступает на триггер 14 и устанавливает на его выходе низкий уровень. При этом сбрасывается делитель 7 частоты и счетчик 8, прерывается сигнал Отсчет" а также снимается питание с электродвигателя привода 2 (через усилитель 15 мощности), т,е. схема возвращается в исходное состояние,Блок 3 вычислений при работе канала 16 .выступов (фиг.4) функционирует следующим образом.Момент времени, когда выходное напряжение преобразователя 1 переходит через ноль (с минуса на плюс),выбирается в качестве исходного. 45Когда на входе канала 16 выступов минус, кампаратор 26 знака выдает лог. "0" и удерживает все пять к 5 триггеров 25 в сброшенном состоянии.Когда знак входного напряжения меляется на плюс, компаратор 26 знака переключается в лог. " 1" и перестает удерживать Ю -триггеры 25 в сброшенном состоянии.Так как в исходном состоянии на 55 выходе всех интеграторов 21 напряжение равно нулю (они предварительно сброшены с помощью ключей 23 по сигналу "Сброс" блока 5 управления),та ца неинвертирующих входах всехкамцаратаров 20 цанряжение равно нулн, и при смене полярности входногонапряжения с минуса на плюс все кампараторы 20 переключаются в лаг. "0",При этом все 115 -триггеры 25 устанавливаются в лаг. "1", кроме триггера 25.1, так как на его 5 -входна время вычисления подана лог. "1",с выхода "Разрешение" блока 5 управления),Лог. "1" с триггеров 25,2-25.5 поступает на ключи 24.2 - 24.5, которые запрещают заряд интеграторов 21,2-21.5.Так как триггер 25.1 остался сброшенным, то лог. "0" с его выхода открывает ключ 24, разрешая тем самымзаряд интегратора 21,1,Так как на выходе компаратаров20.1 появился лог. "0" в момент перехада входного напряжения с минуса на плюс, то этот лог. "0" открывает зарядный ключ 22, соединенный последовательна с ключом 24,1.Так как ключ 24.1 открыт, то ток,паступаюгций от источника отрицательного напряжеьгия питания через резистор 28, заряжает интегратор 21, инапряжение навыхаде последнего нарастает в сторону положительных значений,Если скорость нарастания напряжения на выходе интегратора 2 1. 1больше, чем скорость нарастания входного сигнала, то через некоторое время напряжение ца выходе интегратора21,1 станет больше входного сигналаи компаратор 20,1 переключится в состояние лог.1, которая закроет ключ22.1. Заряд интегратора прекратится.Через некоторое время Входное напряжение превысит напряжение на выходеинтегратора 21.1. На выходе компаратора 21,1 снова появится лог"О",который откроет ключ 22.1,Интегратор 21.1 вновь начнет заряжаться Таким образом, пока входное напряжение нарастает, напряжение на выходе интегратора 21,1 следит за ним.Рассмотрим момент, когда входное напряжение перестанет нарастать (вершина первого выступа).Так как полярность зарядного тока интегратора 21,1 неизменна, та отследить спад входного напряжения сигнала ан це мажет, 1232938Когда входное напряжение начнет падать, оно становится меньше напряжения на выходе интегратора 21.1, и на выходе компаратора 20.1 появитсялог. "1", которая запирает ключ 22.1,Интегратор 21,1 становится в режим хранения. Напряжение на его выходе останется равным напряжению первого выступа,Когда входное напряжение упадет до нуля и перейдет в минус, компаратор 26 знака переключится в состояние лог, "О" и будет удерживать триггеры 25 в сброшенном состоянии все время, пока входной сигнал отрицателен.Все компараторы 20 находятся в состоянии лог,"1", потому что входной сигнал отрицателен, на выходе интегратора 21.1 положительное напряжение, соответствующее первому выступу, а на выходах остальных интеграторов 21.2-.21,5 напряжение равно О,Когда входной сигнал вновь перейдет с минуса в плюс, компаратор 26 переключится в состояние лог,"1" и перестанет удерживать триггеры 25 сброшенными. Так как интегратор 21 заряжен до напряжения первого выступа (примем для определенности, что это напряжение равно +5 В), то в момент перехода входного сигнала с минуса на плюс компаратор 20,1 не переключится в состояние лог,"0" и не установит триггер 25.2 в состояние лог."1", Остальные компараторы 20.2-20,5переключаются в состояние лог, Он так как на выходах интеграторов 21.2- 21.5 напряжение равно О. Следовательно, триггеры 25.3-25.5 установятся в состояние лог. "1" и закроют ключ 24.3-24.5, запретив тем самым заряд интеграторов 21.3-21.5. Ключи 24.1, 24,2 останутся открытыми, так45 как триггеры 25,1, 25,2 остались сброшенными. Но компаратор 25.1 не переключится в состояние лог. 0" до техпор, пока входной сигнал не нарастет до +5 В. Поэтому, пока входной сигналниже +5 В, ключ 22.1 закрыт и интегра-тор 21.1 не заряжается, а хранит напряжение +5 В. Так как компаратор 20.2переключается в состояние лог,"О", то кпюч 22,2 открывается, интегратор 21,2 начинает заряжаться в сторону положительных напряжений и через некоторое время напряжение на нем ста. - новится больше входного сигнала. Компаратор 20,2 при этом переключится в состояние лог. "1" и закроетключ 22.2,Наряд интегратора 21.2 прекратится,и через некоторое время входной сигнал снова превыситнапряжение наинтеграторе 21.2. На выходе компаратора 20,2 вновь появится лог. "1",которая откроет ключ 22.2, и интегратор 21,2 вновь начнет догонятьвходной сигнал, т.е.интегратор 21.2следит за. входным сигналом, пока оннарастает.Теперь возможны два случая: второй пик входного сигнала может бытьлибс больше первого пика, либо меньше. Рассмотрим случай, когда второйпик входного сигнала меньше первого(для определенности +4 В). В этом случае входной сигнал так и останетсяменьше напряжения на интеграторе 21.1и компаратор 20.1 не переключаетсяв состояние лог. "0", следовательно,триггер 25.2 так и остается сброшенным, а ключ 24.2 открытым,т,е,интегратор 21.2 отслеживает второйпик входного сигнала, и, когда входной сигнал начинает спадать, напряжение на интеграторе 21.2 становитсяравным амплитуде второго пика (+4 В).При спаде входного сигнала до 0и переходе в минус компаратор 26 знака снова переключится в состояниелог."0", сбросит триггеры 25 и будетудерживать их в сброшенном состояниича время отрицательной полуволнывходного сигнала.При переходе входного сигнала сминуса на плюс компаратор 26 знакапереключится в состояние лог.и снимет сигнал сброса с триггеров 25.В этот же момент компараторы20,3-20,5 переключатся в состояниенлог 0 , поскольку на выходе интеграторов 21,321,5 напряжение равно О, Компараторы 20.1 и 20.2 останутся в состоянии лог.1, так какнапряжения на выходах интеграторов21.1 и 21.2 равны соответственно,гВ +4 В Поэтому триггеры 25.4 и 25.5 установятся в состояние лог,", а триггеры 25.125.3 останутся в состоянии лог 0Следовательно, ключи 24.4 и 24.5 закроются, запретив заряд интеграторов 21.4 и 21,5, а ключи 24,.124.3 останутся открытыми. Но ключ22.2 не откроется до тех пор, покавходной сигнал не нарастает до +4 В,а ключ 22.1 - до тех пор, пока входной сигнал не нарастет до +5 В. 5Ключ 22.3 откроеТся, интегратор21.3 начнет заряжаться, напряжениена его выходе догонит входной сигнал,компаратор 20.3 установится в состояние лог. "1" и закроет ключ 22.3, От.е. интегратор 21.3 начал отслеживать третий пик входного сигнала,Если каждый последующий пик входного сигнала меньше предыдущего, тоустройство будет работать аналогично 15уже рассмотренным случаям, т.е. первый пик будет запомнен пиковым детектором 19.1 второй - 19.2, третий -19.3, четвертый - 9.4, пятый - 19,5.Рассмотрим случай, когда второй 2 опик входного сигнала больше, чем первый (для определенности возьмем первый пик +1 В, а второй +2 В).Первый пик будет запомнен пиковымдетектором 19.1 аналогично описанному,До тех пор, пока второй пик нарастет до +1 В, он отслеживается пиковым детектором 19.2. В момент, когда входной сигнал достигнет +1 В, сра- оботает компаратор 20.1, на его выходепоявится.лог,"0", триггер 25.2 установится в состояние лог. "1" и закроет ключ 24,2, запретив тем самым дальнейший заряд интегратора 21.2,35Так как это произошло в тот момент, когда входной сигнал пересекуровень +1 В (напряжение первого пика), то напряжение на интеграторе21,2 зафиксируется на этом уровне,а интегратор 21.1 продолжит отслеживать второй пик входного сигналаКогда входной сигнал начнет спадать,напряжение на интеграторе будет равно +2 В, (амплитуда второго пика),45Когда входной сигнал станет отрицательным, компаратор 2 б знака сбросит все триггеры 25.Ври переходе входного сигналас минуса в плюс компараторы 20,3-20.5переключатся в состояние лог. 0 иустановят триггеры 25.4 и 25,5 всостояние лог. " 1", а компараторы20.1 и 20.2 останутся в состояниилог, "1" и триггеры 25.1 и 25.3 останутся сброшенными. 55Следовательно, ключи 24.4 и 24.5закроются, а ключи 241-24.3 останутся открытыми. Но ключи 22.2 и 22,1 не могут открыться, пока входной сигнал не нарастет до +1 В и до +2 В соответственно.Ключ 22.3 откроется, интегратор 21,3 начнет заряжаться и отслеживать входной сигнал.Когда входной сигнал нарастет до +1 В, компаратор 20,2 переключится в состояние лог. "0" и установит триггер 25.3 в состояние лог, " 1".Триггер 25.3 закроет ключ 24,3, тем самым запретив дальнейший заряд интегратора 21.3.Так как это произошло в момент пересечения входным сигналом уровня +1 В, то напряжение на интеграторе 21.3 зафиксируется на этом уровне. Дальнейший рост входного сигнала будет отслеживаться интегратором 21,2 до тех пор, пока входной сигнал не пересечет уровень +2 В.В этот момент компаратор 20.1 переключится в состояние лог. 9 и установит триггер 25.2 в состояние лог, "1". Триггер 252 закроет ключ 24.2, запретив тем самым дальнейший заряд интегратора 21,2.Напряжение на интеграторе 21.2 зафиксируется на уровне +2 В. Дальнейший рост входного сигнала будет отслеживаться интегратором 21.1,который запомнит значение третьего пика (например, +ЗВ). Следующие пики входного сигнала, если они больше предыдущего, будут отрабатываться аналогично, как бы передвигая значения предыдущих пиков в следующий пиковый детектор (из 19.1 в 19. 2, из 19. 2 в 19.3 и т .д.) .При работе устройства с реальным сигналом шероховатости величины пиковмогут чередоваться, последующие могут быть и больше, и меньше предыдущих.В этом случае режимы работы устройства чередуются, в результате в пиковом детекторе 19.1 оказывается запомненным максимальный по величинепик сигнала, в пиковом детекторе19.2 - второй по величине, в 19.3 -третий, в 19.4 - четвертый и в 19,5 - пятый.Таким образом вычисляются значения пяти максимальных выступов.Значения пяти максимальных впадинвычисляются аналогичным каналом, входной сигнал на который подается через инвертор 18.Напряжение с пиковых детекторов 19 канала 16 выступов и с пиковых детекторов 19 канала 17 впадин поступают на сумматор 27. На его выходе получается напряжение, соответствующее средней глубине микронеровностей.формула изобретенияУстройство для определения сред ней глубины микронеровностей, содержащее цепь из последовательно соединенных первичного преобразователя, блока вычислений, блока регистрации, привод, кинематически связанный с 15 первичным преобразователем, блок управления, подключенный первым выходом к приводу, вторым и третьим - соответственно ко второму и третьему входам блока вычислений, четвертым - 30 к второму входу блока регистрации, о т л и ч а ю щ е е с я тем, что, с целью повьппения быстродействия и точности измерений, блок вычислений выполнен в виде совокупности инвер тора, сумматора, двух идентичных каналов, каждый из которых имеет три входа и пять выходов, вход первого канала подключен к первому входу блокя вычислений непосредственно, вход второго - через инвертор, вторые входы каналов объединены и образуют второй вход блока вычислений, третьи входы каналов объединены и образуют третий вход блока вычислений, выходы обоих каналов подключены к сумматору, выход которого является выходом блока вычислений, каждый из каналов содержит компаратор знака, пять пиковых детекторов, пять Р 5- триггеров, один из входов компаратора знака явля- ется первым входом канала и подключен к информационным входам всех пиковыхдетекторов, выход компаратора знака подключен к 8 -входам всех К 5 -триггеров, 5 -вход первого 85 -триггера является вторым входом канала, 5 -вход каждого из последующих триггеров подключен соответственно к первому выходу предыдущего пикового детектора, выход каждого из 85 -триггеров связан с "запрещающим" входом соответствующего пикового детектора, третий вход канала подключен к "обнуляющим" входам всех пиковых детекторов, а вторые выходы каждого из пяти пиковых детекторов являются соответствующими выходами канала.123938 Составитель К). ПетраксвскийТехред О,Сопка Корректор И,Эрдейи Редактор НЕгорова Заказ 2757/40 Тираж б 70 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий1 13035, Москва, Ж, Раупская наб д. 4/5 Производственно-полиграФическое предприятие, г, Ужгород, ул. Проектная, 4