Умножитель частоты

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСП 1 БЛИК ПИСАНИЕ ИЗОБРЕТЕНИ ЬСТ ТОРСКОМУ СВИДЕ У вы ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Пензенский политехнический институт(54)(57) УМНОЖИТЕЛЬ ЧАСТОТЫ, содержащий генератор частот, первый и второй управляемые генераторы частоты,измеритель периода, блок регистров,двоичный умножитель, вычитатель частот, узелформирования задержки, формирователь импульсов и блок управления, подключенный первым входом к шине ввода умножаемой частоты, вторымвходом - к первому выходу генераторачастот, выходом обнуления - к входуобнуления измерителя периода и входу обнуления первого управляемогогенератора частоты, группой управляющих выходов - к группе синхровходовблока регистров, первая группа информационных входов которого соединенас информационными выходами измерителяпериода, информапионный вход которого соединен с тактовым входом первого управляемого генератора частоты,соединенного входами опорных частотс выхоцами генератора частот, управляющий вьгюд измерителя периода подключен к управляющему входу первогоуправляющего генератора частоты,группа информационных выходов которого соединена с второй группой входов 801176439(51)4 Н 03 В 19/00 С 06 Р 7/68 блока регистров, первая и вторая группывыходов которогоподключены соответственно к информационным входам двоичного умножителя к второго управляемого генератора частоты, соединенного входами опорных частот с выходамигенератора частот, выход второгоуправляемого генератора частоты сое-,динен с первым входом вычитателячастот, второй вход которого подклю".чен к выходу двоичного умножителя,тактовый вход которого подключен квыходу вычитателя частот и выходнойшине умножителя частоты, первый входузла формирования задержки соединенс первым выходом генератора частот,выход формирователя импульсов соединен с синхровходами двоичного умножителя и второго управляемого генератора частоты и с третьим входом блока управления, при этом блок управления содержит две группы формирователей импульсов, группу элементов И и группу элементов ИЛИ, первые входы которых подключены к выходам соответствующих элементов И группы, а выходы соединены с соответствующими управляющими выходами с второго по (и - 1)-й (и-динамический диапазон) блока управления, первые входы элементов И группы с первого по (и)-й соединены с выходами формирователей импульсов первой группы соответственно с второго по (и - 1)-й, выходы формирователей импульсов второй группы с первого по (и - 2)-й соединены с входами элементов ИЛИ с (и - 2)-го по первый соответственно, вход каждого формирователя импульсов первой группы, начиная с второго, соединен сходом предыдущего формирователя1176439 импульсов первой группы, выход и-гоформирователя импульсов первой группы соединен с выходом обнуления блокауправления, вход каждого форми 1.свате"ля импульсов второй группы, начинаяс второго, соединен с выходом предыдущего формирователя импульсов второйгруппы, вход первого формирователяимпульсов второй группы соединен стретьим входом блока управления, приэтбм узел формирования задержки содержит триггер, элемент И и делительчастоты, подключенный выходом к первому управляющему выходу узла формирования задержки и входу сброса триггера, установочный вход которого соединен с первым входом узла формирования задержки, второй вход и второйуправляющий выход которого подключены соответственно к первому и второ"му входам элемента И, выход которогоподключен к входу делителя частоты,выход триггера соединен с вторым входом элемента И, о т л и ч а ю щ и й -с я тем, что, с целью повышения точности, в него введены блок дополнительных узлов формирования задержкии элемент ИЛИ, входы которого соединены с первым управляющим выходом узлаформирования задержкии группой управляющих выходов блока дополнительныхузлов формирования задержки, первыйвход которого соединен с первым выходом генератора частот, второй управляющий выход узла формирования задержки соединен с вгорым входом блокадополнительных узлов формирования задержки, третий вход которого соединенс вторым входом узла формированиязадержки и выходом обнуления блокауправления, выход элемента ИЛИ сое-,динеь с входом, обнуления двоичногоумножителя и входом формирователя импульсов, кроме того, в блок управления введены регистр сдвига и узел Изобретение относится к автомати-.ке и вычислительной т хинке и можетбыть использовано при построениибыстродействующих преобразователейчастоты временной группы,а также 5при построении частотно-импульсных синхронизации, причем выход первогоформирователя импульсов первой группыподключен к первому управляющему выходу блока управления, первый и второйвходы которого соответственно соединены с первым и вторым входами узласинхронизации, выход которого подключен к входу первого формирователя импульсов первой группы, выход (и)-гоформирователя импульсов второй группы соединен с первым управляющимвходом регистра сдвига, второй управляющий вход которого соединен с выходом и-го формирователя импульсовпервой группы, выходы разрядов регистра сдвига подключены к вторым входам соответствующих элементов И группы, при этом узел синхронизации содержит два триггера, первый и второйвходы узла синхронизации соединены ссинхровходами соответственно первогои второго триггеров, выход второготриггера соединен с выходом узла синхронизации и входом обнуления первого триггера, выход которого соединенс информационным входом второго триггера, причем блок дополнительных узлов формирования задержки содержитгруппу (и - 1) узлов формированиязадержки и группу (и - 1).элементовИ, первые входы элементов И подключены к второму входу блока дополнительных узлов формирования задержки,третий вход которого подключен к первым входам формирователей задержкигруппы, вторые входы которых подключены к выходам элементов И группы,а первые управляющие выходы соединены с управляющими выходами группыблока дополнительных узлов формирования задержки, второй управляющий выход каждого узла формирования задержки группы подключен к вхо-,дам всех последующих элементов И группы. функциональных преобразователей информации.Цель изобретения - повышение точности умножения.На фиг. 1 представлена структурная схема умножителя частоты; на1176439 зфиг. 2 - структурная схема одной извозможных реализаций блока управле-,ния; на фиг. 3 - структурная схемаузла формирования задержки и блокадополнительных узлов формированиязадержки. Умножитель частоты содержит блок 1 управления, подключенный первым входом 2 к шине ввода умножаемой частоты; вторым входом 3 - к первому10 выходу генератора 4 частот и к вторым входам соответственно 5 и 6 узла 7 формирования задержки и блока 8 дополнительных узлов формирования задержки; выходом обнуления 9 - последовательно к входу обнуления измерителя периода 10 .и входу обнуления фазы первого управляемого генератора 11, к первому управляющему вхо.- ду 12 узла 7 формирования задержки 20 и первому управляющему входу 13 блока 8 дополнительных узлов формирования задержки; группой управляющих выходов 14 - к группе синхровходов блока 15 регистров, первая. группа входов которого соединена с информационными выходами измерителя периода 10, счетный вход которого связан с тактовым выходом первого управляемого генератора 11, соединенного вхо дами опорных частот с выходами генератора 4 частот, причем управляющий выход измерителя периода 10 подключен к управляющему входу первого управляемого генератора 11, группа информационных выходов которого соединена с второй группой входов блока 15 регистра, первая и вторая группы выходов которого подключены соответственно к информационным входам дво О ичного умножителя 16 и второго управляемого генератора 17, соединенного входами опорных частот с выходами генератора 4 сетки частот, причем выход второго управляемого генератора 15 17 соединен с вторым входом вычитателя частот 18, к первому входу Которого подключен частотный выход двоичного умножителя 16, соединенного тактовым входом с выходом вычитателя час тот 18 и шиной вывода умноженной частоты, при этом второй управляющий выход узла 7 формирования задержки связан с вторым управляющим входом 19 блока 8 дополнительных узлов формиро"55 вания задержки, группа выходов 20 которого вместе с первым управляющим выходом 21 узла 7 формирования задерж 4ки подключена к входам элемента ИЛИ 22, выход которого объединен с входом обнуления двоичного умножителя 16 и входом формирова.еля импульсов 23, выход которого объединен с синхровходами двоичного умножителя 16 и второго управляемого генератора 17 и третьим входом 24 блока 1 управления.Блок 15 регистров содержит группу из (и - 1)-го последовательно соединенных регистров 25-1 (где 1 4 1и - 1, синхровходы которых связаны .соответственно с группой синхровходов данного блока 15, первая и вторая группы входов которого связаны соот-. ветственно с входами первой и второй групп разрядов первого регистра 25, а выходы первой и второй групп разрядов последнего регистра 25 - (и - 1)- с первой и второй группами выходов данного блока 15. Блок 1 управления содержит узел 26 синхронизации, реверсивный регистр сдвига 27, две группы соответственно из и и и - 2 последовательно соединенных формирователей 28 и 29, группу из и - 2 элементов И 30 и группу из и - 2 элементов ИЛИ 31, выходы последней вместе с выходом первого формиро-, вателя 28 - 1 первой группы формирователей 28 подключены к группе управляющих выходов 14 блока 1 управления, причем первый 2 и второй 3 входы блока 1 управления соответственно связаны с первым и вторым входами узла 26 синхронизации, выход которого подключен к входу первого формирователя 28 - 1 первой группы формиро-. вателей 28, выход (1 + 1)-го формирователя 28 - (1 + 1) которой (где 1 ( 1 6 (и - 2.подключен к первому входу 3-го элемента И 30, выход которого соединен с первым входом 1-го элемента ИЛИ 31, к второму входу которого подключен выход 1-го формирователя 29 - 1 второй группы формирователей 29, вход первого формирователя 29 - 1 которой соединен с третьим входом 24 блока 1 управления, выход (и - 2)-го формирователя 29 - . (и - 2) данной группы также соединен с первым управляющим входом реверсивного регистра сдвига 27, второй управляющий вход которого объединен с выходом и-го формирователя 28 - и первой группы формирователей 28 и выходом обнуления 9 блока 1 управления выходы реверсивного регистра5 10 15 20 25 30 35 40 45 50 55 сдвига 27 последовательно подключены к вторым входам элементов И 30, 1-й выход - к второму входу 1-го элемента И 30 - 3.Узел 26 синхронизации содержит два триггера 32, первый и второй входы узла 26 синхронизации соедине-. ны с синхровходами соответственно первого 32 - 1 и второго 32 - 2 триггеров, выход последнего объединен с выходом узла 26 синхронизации и входом обнуления первого триггера 32 - 1, выход которого связан с ин формационным входом второго триггера 32 - 2.Узел 7 формирователя задержки содержит триггер 33, элемент И 34, де-. литель 35, выход которого объединен с первым управляющим выходом 21 узла 7 формирования задержки и входом обнуления триггера 33, с установочным входом которого связан управляющий вход 12 данного узла 7, причем вход триггера 33 объединен с вторым управляющим выходом 19 узла 7 и первым входом элемента И 34, к .второму входу которого подключен второй вход 5 узла 7, выход элемента И 34 соединен с входом делителя 35.Блок 8 дополнительных узлов формирования задержки содержит группу 36 узлов формирования задержки и группу элементов И 37 по (и - 1)-му элемен- ту каждая, первые входы элементов последней группы 37 объединены между собой и с вторым управляющим входом 19 блока 8, причем к управляющему входу -гр узла 36 формирования задержки блока 8 подключен выход 1-го элемента И 37 (где 1 4 1;(и - 1, который имеет+ 1 входов, последние (3 + 1)-е входы -х элементов И 37 объединены между собойи с первым управляющим входом 13 блока 8, вто-: рой управляющий вход которого объединен со счетными входами узлов 36 формирования задержки, первые управляющие выходы которых соответственно связаны с группой управляющих выхо-. дов 20 блока 8, причем второй управляющий выход каждого 1-го узла 36 формирования задержки объединен с (3 + 1)-ми входами 1-х элементов И 37 (где((и - 1.Умножитель работает следующим образом.Импульсная последовательность. мнвюмаксгде мни.макс соответственно минимальное и максимальное значение умножаемой частоты, поступает на первый вход 2 блока 1 управления, где подается на первый вход узла 26 синхронизации, который предназначен для согласования случайного во времени момента поступления входного импульса с опорной частотой. С выхода узла 26 засинхронизирован" ный импульс поступает на вход первого формирователя 28 - 1. За время, равное полупериоду опорной частоты, на выходах первой группы Формирователей 28 Формируются последовательно и сдвинутых во времени импульсов, Импульс с выхода первого формирователя 28 - 1 сразу подается на выход из группы управляющих выходов 14. Импуль" сы с выходов следующих (и - 2) формирователей поступают на входы соответствующих элементов И 30. С выходов открытых элементов И 30 импульсы проходят на группу управляющих выходов 14 через соответствующие элементы ИЛИ 31. Элементы И 30 управляются по вторым входам сигналами с выхода. реверсивного регистра сдвига 27, с помощью которого реализуется продвижение кодов периода Т входного сигнала.В регистре 27, разрядность которо- го равна (и - 2), установленная в единицу группа разрядов соответствует свободным регистрам блока 15 регистров и разрешает подачу на них синхроимпульсов, управляя соответствующим элементом И 30.Как только код периода достиг нужного регистра в блоке 15 регистров, последним и-м импульсом с выхода и-го формирователя первой группы формирователей 28 управляющий код в регистре сдвига 27 сдвигается влево, в освободившийся разряд заносится нуль. Таким образом, указывается, что количество свободных регистров в блоке 15 регистров уменьшилось на единицу. Кро-. ме того, этим импульсом производится обнуление измерителя периода 3 и счет,чика первого управляемого генератора 11. При нулевом состоянии этого счетчика первый управляемый генератор 11 подключает вход с максимальной опорной частотой через тактовый выход к счетному входу измерителя периода 10. Этим импульсом, поступающим на управляющий вход 12 первого узла 7 и на первый управляющий вход 13 блока 87 117 дополнительных узлов формирования задержки, запускается один из узлов формирования задержки. Для рассогласования работы узлов во времени вводится приоритетное обслуживание импульсов пуска: первый узел формирова" ния задержки 7 имеет наивысший приоритет, узлы блока 8 дополнительных узлов формирования задержки имеют приоритеты, убывающие при увеличении 10 их порядкового номера.Таким образом, если 1-й узел готов к пуску (где О ( 1 ( (и - 1, эа нулевой принимается первый узел 7, то он запрещает пуск 1-м узлам (где 1 ( 1), он запустится, если все К-е узлы (где К1) заняты формированием задержки. Для реализации приоритетного обслуживания импульсов в блоке 8 дополнительных узлов введена 20 группа из (п - 1)-го элемента И.Пусть первый узел 7 готов к пуску, тогда обнулены триггер 33 и делитель 35, коэффициент пересчета К которого для периода опорной частоты и макси мального периода Тщс, входного сигнала выбирается из условия КТО = Ткс,Триггер 33, выходом связанный через второй управляющий выход 18 данного узла с вторым управляющим вхо" дом 19 блока 8 дополнительных узлов, управляет первыми входами элементов И 37, запрещая запуск узлам данного блока. Поэтому импульс пуска с выхо-., да обнуления 9 блока 1 управления установит в единицу только триггер 33 первого узла 7, при этом снимется запрет узлов блока 8, причем делитель 35 первого узла 7 начнет считать импульсы опорной частоты, посту- пающие со счетного входа 5 данного. 40 узла.Через время, равное Тна выходе делителя 35 появится импульс, который обнулит триггер 33, сигна лизируя о готовности узла 7 к пуску, а также через первый управляющий выход 21 данного узла и элемент ИЛИ 22 обнулит двоичный умножитель 16 и поступит на вход формирователя импуль- я сов 23. Задержанный на формирователе импульс, поступая на синхровходы двоичного умножителя 16 и второго управляемого генератора 17, записывает соответственно код периода и ре-, Я гистр двоичного умножителя 16, код поддиапазона в регистр генератора 17. Код поддиапазона, задержанный 6439 8 как и код периода на время Т,при движении по регистрам блока15 регистров, соответствует состоянию счетчика первого управляемогогенератора 11, в момент окончанияпериода входного сигнала. Кроме того, этот импульс через третий вход24 блока 1 управленчя поступает навход первого формирователя второйгруппы формирователей 29 данного блока.Формируемые на выходах второйгруппы формирователей 29 (и - 2) сдви.нутых во времени импульсов вместе симпульсами, формируемыми делителем35 узла 7 и формирователем импуль-.сов 23, занимают интервал времени,равный полупериоду опорной частоты.Такое распределение, когда последовательность импульсов, формируемая по фронту периода Тв, занимаетодин полупериод опорной частоты, апоследовательность импульсов, формируемая при срабатывании узла формирования задержки, - другой, необходимо для разделения во времени возможного совпадения момента поступленияна вход умножителя периода Ти срабатывания узла формирования задержки.Таким образом, п - 2 импульса свыходов второй группы формирователей29 через соответствующие элементыИЛИ 31 поступают на группу управляющих выходов 14 блока 1 управления,обеспечивая сдвиг кодов в блоке 15регистров: код периода Т. из (и)-горегистра 25 - (и - 2) перепишется в(и - 1)-й регистр 25 - (и - 1), кодпериода Т 1из (и - 3) -го регистра25 - (и - 3) в (и - 2)-й регистр25 - (и - 2) и т.д. Кроме того, импульс с выхода (и - 2)-го формировате"лк 29 (и - 2) сдвигает вправо управляющий вход в реверсивном регистресдвига 27, при этом в освободившийся левый разряд запишется единица. Следовательно, количество свободных регистров увеличилось на единицу. Умноженная частота Г ,. снимается с выхода вычитателя частот. Таким образом, в предлагаемом умножителе частоты реализуется методпостоянной временной задержки периода входного сигнала перед разверткой в двоичном умножителе. Однако в отличие от прототипа в данном устройстве применяется лишь синхронизация уэ,лов дополнительных формирователей за"держек. На фиг. 4 г, д, е, ж показано движение кодов в предлагаемом умножителе по. регистрам 25 - 1 25 в .2 , 25 - 3 блока 15 регистров , регистру двоичного умножителя. Период Т входного сигнала выФ 1шел за Предел диапазона так, что Т 41. ТмнВремя развертки каждого периода Т , не зависит от обнуления двоичного умножителя, а ограничивается момента-, ми срабатывания узлов формирования задержки. Зона ошибки занимает интервал времени, равный периоду искаженного входного сигнала Т;, , что, в общем случае, для умножителя частоты с динамическим диапазоном, равным и, будет в 2 п раз меньше,чем упрототипа.1176439 Составитель В. Данчееедактор О.Колесникова ТехредЖ.Кастелевич орректор С.Яекма Подписное 5/54НИИПИ Зака 303 Патент", г.ужгород, ул.Проектная, 4 или Тираж 872 осударственного елам изобретений Москва, Ж, Ра митета СССР открытий ская наб., д, 4