Адаптивное кодирующее устройство

(19) ( )4(ц Н 03 М 1/64 ОПИСАНИЕ ИЗОБРЕТЕНИЯ 1Н АВТОРСНОМУ СВИДЕППЬСЧЪУ. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬПЪЙ(71) Ордена Ленина институт кибернетики им. В.М.Глушкова(56) 1. "Приборы и системы управле" ния"1972В 8, с40-43.2. Авторское свидетельство СССР по заявке В 3565141/18-21, 21.01.83 .(прототип).(54) (57) 1. АДАПТИВНОЕ КОДИРУКМПЕЕ УСТРОЙСТВО, содераащее генератор, фазоврацатель смещения, фазовращающий блок, первый вход которого соединен с входом устройства, а выходс первым информационным входом блока Фазовых комнараторов, второй информационный вход которого через Фазовращатель смещения подключен к выходу генератора, шифратор, информационньй вход которого подключен к выходу блока Фазовых компараторов, первый и второй управляющие входы которого соединены соответственно с первым и вторым выходами блока управления, третий выход которого подключен к первому управляющему входу регистра- счетчика, первый информационный вход которогб соединен с выходом шифратора, а выход является выходом устройства, блок компенсирующего тока, выход которого подключен к второму входу фаэовращающего блока, третий вход которого подключен к выходу генсратора, опорный фазовый компаратор, первый вход которого подключен к выходу фаэовращающего блока, а второй. вход через опорный фазоврацатель - к выходу генератора, о т л и ч а ю щ е е с я тем, что, с целью увеличения быстродействия, в него введены блок адаптацчи, формирователь и элемент И, первый и второй входы которого подключены соответственно к первому выходу блока адаптации и к выходу опорного фазового компаратора, а выход через формирователь - к второму информационному входу регистра-счетчика, второй и . третий выходы блока адаптации соедииены соответственно с третьим управляющим входом блока фазовых компа . З раторов и с первым управляющим вхо-, дом шифратора, второй управлякиций вход которого подключен к второму выходу блока управления, третий выход которого соединен с четвертым управ-ляющим входом блока Фазовых компараторов и с первым управляющим входом блока адаптации, четвертый выход которого подключен к второму управляющему входу регистра-счетчика, выход которого соединен с информационным входом блока адаптации и с первым входом блока управления, второй вход которого соединен с третьим управляющим входом регистра-счетчика, пятым управляющим входам бло- ка фазовых компараторов и пятым выходом блока адаптации, второй управляющий вход которого подключен к выходу опорного фазового компаратора, вход блока компенсирующего тока подключен к четвертому выходу блока управления.1166308 2. Устройство по п. 1, о т л и " ч а ю щ .е е с я тем, что блок адаптации состоит из трех дешифраторов, двух счетчиков, двух генераторов импульсов, четырех триггеров, двух "инверторов, а также блока элементов И и элемента ИЛИ, счетный вход первого триггера соединен с первым управляющим входом блока адаптации, второй управляющий вход которого через первый инвертор подключен к счетному входу второго триггера, выходы первого и второго триггеров через соответствующие соединенные последовательно генераторы и счетчики подключены к входам первого и второго дешифраторов соответственно, информационный вход блока адаптации соединен с входом третьего дешифра 1Изобретение относится к измерительной и вычислительной технике и может быть использовано для аналогоцифрового преобразования электрических сигналов.Известно устройство для кодирования электрических сигналов, работающее по принципу промежуточного преобразования этих сигналов в Фазовый сдвиг опорного напряжения с последующим преобразованием фазового сдвига в цифровой код, содержащее фазовращающее устройство, две ступени преобразования, каждая иэ которых состоит из последовательно соединенных блока фазовых компараторов, дешифратора и блока регистра числа, блок компенсирующего тока, генератор опорного напряжения и блок управления 1 .Недостаток этого устройства - малое быстродействие, обусловленное тем, что длительность цикла преобразования не зависит от величины преобразуемого сигнала.Известно кодирующее устройство, содержацее генератор, фазовращатель смещения, фазоврацающий блок, первый вход которого. соединен с входом устройства, а выход - с первым информационным входом блока фазовых 5 1 О 15 20 25 30 тора, выходы которого соединены спервыми входами блоу элементов И,вторые входы которого подключены квыходам дешифратора, а выходы черезэлемент ИЛИ - к первому выходу блокаадаптации, второй выход которогосоединен с первым выходом второгодешифратора, второй и третий выходы которого подключены соответственно к счетным входам третьего ичетвертого триггеров, выходы которыхсоединены соответственно с третьими четвертым выходами блока адаптации, пятый выход которого соединенс входами обнуления всех триггеров и выходами второго инвертора, вход которого подключен кчетвертому входу второго дешифратора,2компараторов, второй информационный вход которого через фазовращатель смещения подключен к выходу генератора, шифратор, информационный вход которого подключен к выходу блока фазовых компараторов, первый и второй управляюцие входы которого соединены соответственно с первым и вторым выходами блока управления, тре-. тий выход которого подключен к первому управляющему входу регистра- счетчика, первый информационный вход которого соединен с выходом шифратора, а выход является выходом устройства, блок компенсирующего тока, выход которого подключен к второму входу фазовращающего блока, третий вход которого подключен к выходу генератора, опорный фазовый компаратор, первый вход которого подключен к выходу Фазовращающего блока, а второй вход через опорный фазовращатель подключен к выходу генератора, выход опорного фазового компаратора соединен с вторым информационным входом регистра-счетчика, выход которого соединен с входом блока компенсирующего тока 2.Недостатком известного устройства является также малое быстродействие, обусловленное тем, что время преобз 1166308, . 4 разования определяется в основном ра-счетчика, выход которого соедидлительностью цикла компенсации, . нен с информационным входом блока который не зависит от величины преоб- адаптации и с первым входом блока разуемого сигнала. управления, второй вход которогосоединен с третьим управляющим вхоЦель изобретения - увеличение дом регистра-счетчика, пятым управ- . быстродействия. ляющим входом блока фазовых компаПоставленная цель достигается раторов и пятым выходом блока адаптем, что в адаптивное кодирующее тации, второй управлякщий вход кото- устройство, содержащее генератор, 10 рого подключен к выходу оперного фазовращатель смещения, фаэовращаю- фазового компаратора, вход блока щий блок, первый вход которого сое компенсирующего тока подключен к динен с входом устройства, а выход - четвертому выходу блока управления. с первым информационным входом бло" При этом блок адаптации состоит ка Фазовых компараторов, второй ин из трех дешифраторов, двух счетчиформационнцй вход которого через ков, двух генераторов импульсов чео , чефазовращатель смещения подключен к тырех триггеров, двух инверторов, выходу генератора, шифратор, информа- а также блока элементов И и элемента циоиный вход которого подключен к ИЛИ, счетный вход первого триггера выходу блока фазовых компараторов, 20 соединен с первым управляацим входом первый и второй управляющие входы блока адаптации, второй управлякиций которого соединены соответственно вход которого через первый иИнвертор "с .первым и вторым выходами блока подключен к счетному входу второго управления, третий выход которого триггера, выходы первого и второго подключен к первому управляющему 25 триггеров через соответствующие соевходу регистра-счетчика, первый ин- диненные последовательно генео генераторы формационный вход которого соединен и счетчики подключены к входам перс выходом шифратора, а выход явля- вого и второго дешифраторов соответется выходом устройства, блок ком- . ственно, информационный вход блока пенсирующего тока, выход которого . З 0 адаптации соединен с входом третьего подключен к второму входу фазовращаю- дешифратора,.выходы которого соеди-, щего блока, третий вход которого иены с первыми входами блока элемеиподключен к выходу генератора, опор- тов И, вторые входы которого подклю ный Фазовый компаратор, .первый вход чены к выходам первого дешифратора, которого подключен к выходу фазовра- а выходы через элемен КПИ -35щающего блока, а второй вход через вому выходу блока адаптации, второй опорный фазовращатель - к выходу . выход которого соединен с первым генератора, введены блок адаптации, . выходом второго дешифратора, второй формирователь и элемент И, первый и третий выходы которого подключены и второй входы которого подключены . соответственно к сч тны40 о счетным входам соответственно к первому выходу бло- третьего и четвертого триггеров, вы- ка адаптации и к выходу опорного . ходы которых соединены соответствен- . фазового компаратора, а выход через но с третьим и четверттвертым выходами формирователь подключен к второму блока адаптации, пятый выход котоинфрмцинму входу регистра-счет рого соединен .с входом обнуления всех чика, второй и третий выходи блока триггеров и выходом второго инверадаптации соединены соответственно тора, вход которого подключен к четс третьим управлякицим входом блокавертому выходу второго дешифратора. фазовых компараторов и с первымуправляацим входом шифратора, второй предлагаемого устройства; на фиг. 2 - , управляющий вход которого подключен схема блока адаптации, к второму выходу блока управления, Устройство содержит генератортретий выход которого соединен с фаэоврацатель 2 смещения, фазовращаючетвертым управляющим входом блокащий блок 3, блок 4 фазовых компаратоФазовцх компараторов и с первым уп- ров, шифратор 5, регистр-счетчик 6,четвертый выход которого подключен рователь 8, элемент И 9, блок 10к второму управляющему входу регист- алаптации, опорный фазовый компара1166308 5тор. 11, опорный Фазовращатель 12 и блок 13 управления.Блок 10 адаптации содержит дешифраторы 14-16, счетчики 17 и 18, ге:.нераторы 19 и 20 иМпульсов, тригге ры 21-24, инверторы 25 и 26, блок 27 элементов И и элемент И 1 И 28.Устройство. работает следующим образомРассмотрим работу устройства для 10 случая отсутствия дестабилизирующих факторов, когда цепь коррекции, состоящая из Формирователя 8, элемента И .9, компаратора 11 и Фазовращателя 12, не принимает участия в работе. 15В течение первого такта кодирования в.зависимости от величины фа.зового сдвига Ч, пропорционального величине входного сигнала Э(преобразование Эч -эосуществляет Фазо врацаюций блок 3), в блоке 4 срабатывает соответствующее количество фазовых компараторов и при помощи шифратора 5 формируется в старших разрядов двоичного кода, который 25 заносится в регистр-счетчик 6. Если полученный код старших разрядов содержит хотя бы одну единицу, то сигнал с выхода регистра-счетчи-. З 0 ка 6, поступая на первый вход блока 13 управления, вызывает появление сигнала на .его четвертом выходе, Этот сигнал включает блок, 7 компенсирующего тока, и начинается процесс : компенсации: блок 7 компенсирующего тока, генерируя ток в обмотку компенсации Фазовращающего блока 3, вызывает сдвиг Фазы его выходного напряжения, в направлении, противополож ном тому, в котором она сдвигалась под воздействием входного, сигнала 3. По окончании компенсации выходное напряжение фазовращающего блока3 имеет некоторый остаточный (не скомпенсированньп) Фазовьп сдвиг, меньший дискретности блока 4 на первом такте кодирования.Второй такт работы устройства (кодиРОваниет ) начинаетсЯ тОль 50остко тогда, когда Фазовые компараторы в блоке 4 соответствующим образом перестроены с целью увеличения их чувствительности или компенсация окончилась, т,е. когда ток в компенсирующей обмотке фазоврацающего блока 3 достиг с необходимой точностьютпебуемого значения. 6фазовые компараторы в блоке 4перестраиваются одновременно с формированием в шифраторе 5 двоичногокода л старших разрядов. Окончаниепроцесса компенсации (достижениекомпенсирующим током, генерируемым.блоком 7, требуемого значения) фик-.сирует блок 10 адаптации следующимобразом: как только фазавыходного напряжения блока 3 станет меньше дискретности дблока 4 фазовыхкомпараторов на .первом такте (чтоможет иметь место только после завершения компенсации), опорньп фазо"вый компаратор .11 опрокидываетсяи перепад напряжения с его выхода,поступая на второй управляюций входблока 10 адаптации, приводит к появлению управляюцих сигналов на втором, третьем, четвертом и пятомвыходах блока 10 адаптации, которыеосуществляют соответственно записьсостояний Фазовых компараторов блока4, разрешениена Формирование в шифраторе 5 двоичного кода младших разрядов, запись младших разрядов врегистр-счетчик 6 и начальные установки в устройстве для подготовкиего к новому циклу работы.Рассмотрим работу блока 10 адаптации для случая и = 8, т.е, когда .в каждом из двух тактов кодированияпроисходит определение четырех разрядов выходного кода,На информационный вход блока 10адаптации с выхода регистра-счетчика 6 поступает код четырех старшихразрядов, сформированный в течениепервого такта. На .второй управляю-щий вход поступает сигнал с выходаопорного фазового компаратора 11.При поступлении на первый управляющий вход сигнала с третьего выходаблока 13 управления триггер 21 устанавливается в " 1", при этом происходит. залуск генератора 19, импульсыкоторого начинают поступать на счетчик 17, Дешифратор 14 выделяет изпоследовательности поступающих насчетчик 17 импульсов генератора 19 -1, 3, 5, 7, 9, 12, 15, 19, 24, 29,35, 45, 56, 69 и 93-й импульсы (следующие с частотой 4 МГц), которыепоступают на вторые входы блока 27элементов И. В зависимости от кодапоступившего на информационный входблока 10 адаптации, разрешающий потенциал будет только на одном иэ.выходов дешифратора 6, а значит, и .на втором входе только одного эле-; мента И блока 27. Далее импульс с выхода соответствующего элемента И блока 27, пройдя элемент ИЛИ 28, 5 поступает на первый вход элемента, И 9 (Фиг. 1), на второй вход которого поступает сигнал свьмода опорного фазового компаратора 11. Поэтому момент появления импульса на .первом 1 О вькоде блока 10 адаптации соответствует моменту окончания процесса компенсации, Следовательно, чем больше величина входного (преобразуемого) сигнала, тем больше код четырех 5 старших разрядов, тем большая величина компенсирующего тока необходима дляосуществления компенсации, тем большее время необходимо для того, чтобы это значение компенсирующего 20 тока установилось с требуемой точностью в.обмотке компенсации фазо. вращающего блока 3, и тем позднее появится импульс на первом :выходеблока 10 адаптации. 25В реальных условиях уровни срабатывания фазовых компараторов в блоке.4 под.воздействием какого-либо деста-. билизирующего Фактора (изменение окружающей температуры, питающих .нап- З 0 ряженйй, воздействие помех и т.д.) могут сместиться относительно своих номинальньк значений. В таком случае код четырех старших"разрядов в течение первого такта может быть получен35 как с избытком (при уходеуровней срабатывания фазовых компараторов вниз от своих номинальньк значений), так и с недостатком (при. уходе уровней срабатывания фазовьк компараторов ;вверх от своих номинальньк значений)Благодаря наличию в составе устрой .ства фазовращателя 2 смещения уров-ни срабатывания фазовых компараторовв блоке 4 в исходном состоянии ока 45зываются смещенными вверх относительно своих номинальньк значений,вследствие чего при воздействии дестабилизирукщих факторов код старших разрядов получается либо правильным, либо с недостатком (но,ни 50 . когда - с избытком)Опорный фазовый компаратор 11настроен таким образом, что до техпор, пока величина остаточного фазового сдвига Ч превышает дискрет- .55ность 4 блока 4 Фазовых компараторов на первом такте преобразования,3 его выходной сигнал разрешает прохождение мипульсов с первого выходаблока 10 адаптации на второй информационный вход (" Сложение" ) регистра"счетчика 6 (через элемент И 9 и фор"мирователь 8). При этом показаниярегистра-счетчика 6 увеличиваются,Если полученный код старших разрядов точный, то величинавсегда9 стменьше 4 , поэтомупо окончаниикомпенсации опорный фазовый компаратор 11 опрокидывается и его вьмод- ".нЭнои сигнал запрещает прохождениеимпульса с. первого выхода блока 10адаптации через элемент И 9 и формирователь 8, показания регистрасчетчика 6 не изменяются.,Если код старшихразрядов полученс недостатком, это приводит к тому,.что компенсация неполная, в результа.те чего величина Ч превышает дискретность блока 4 Фазовых компараторов на первом такте преобразования.Опорный Фазовый компаратор 11 послеокончания компенсации при этом неопрокидывается,благодаря чему навтором входе элемента И 9 присутствует разрешающий потенциал, которыйпозволяет импульсу с первого выходаблока 10 адаптации пройти черезэлемент И 9 и формирователь 8 и,увеличить на единицу показания ре.гистра-счетчика 6, на втором управляющем входе блока 10 адаптации невозникает перепада напряжения, поэтому триггер 22 не перебрасывается(фиг. 2), вследствие. чего не запускается генератор 20, не появляютсяимпульсы на остальных выходах блока10 адаптации, обеспечивающих Функционирование устройства в течение второго такта преобразования.Таким образом, при наличии блока1 О адаптации коррекция результата,полученного в течение первого тактаВосуществляется через минимально воз"можное время (не надо дожидаться,нарастания тока в обмотке компенсации до максимального значения)как только компенсирующий ток достигнет требуемого для компенсациизначения.Поскольку компенсирующий ток,вырабатываемый блоком 7, продолжаетувеличиваться (он стремится к своемуустановившемуся значению), это вызывает уменьшение величины остаточного фазового сдвига Ч . Как только9 11663Чб уменьшится настолько, что станет меньше дискретности блока 4 напервом такте, опорный фазовый компаратор 11 опрокидывается, в результате чего на втором управляющем входеблока 10 адаптации образуется отри- .цательный перепад напряжения, чтоприводит к установлению в "1" триггера 2 ,(через инвертор 25). В результате происходит запуск. генерато-,10ра 20, импульсы которого поступаютна счетчик 18. Дешифратор 15 выделяетиз этой последовательности первый,второй, третий и четвертый импульсы.Первый из этих импульсов, поступая 15на третий управляющий вход блока 4фазовых компараторов, производитзапись состояний Фаховых компараторов, соответствующим образом перестроенных к этому моменту, в этом рцблоке. Второй и третий импульсыпроизводят установку в "1" соответственно триггеров 23 и 24, сигналыс выходов которых производят соответ"ственно Формирование двоичного кода 25четырех младших разрядов в шифраторе,5 и запись этого кода в регистр.счетчик 6, Четвертый: импульс с выхода дешифратора 15, проходя через инвертор 26, производит установку в"0" триггеров 21-24 в блоке 10 адаптации, а в качестве выходного импульса производит начальные установки вблоках 4 и 13 и регистре-счетчике 6,подготавливая устройство к новомуциклу преобразования,Зависимость тока, генерируемогоблоком 7, в компенсирующей обмоткеблока 3 от времени нелинейная, приэтомс увеличением конечного (установившегося) значения компенсирующего тока процесс его нарастания в.начальный момент после включенияидет быстрее. На этом основано значительное сокращение времени компен 08 10 сации и связаннос с этим существен= ное увеличение быстродействияустрой" ства.В известном устройстве блок 7 компенсирующего тока каждый раз генерирует ток, установившееся значение которого зависит от кода старших раз" рядов. Так, для случая, когда в течение первого такта происходит формирование е " 4 старших разрядов кода, блок 7 генерирует 2 - 1 = 154различных токовустановившееся значение которых зависит от кода че-тырех старших разрядов. При этом для установления любого из этих то- . ков с требуемой точностью необходимо одно и то же время 1 ,которое определяется параметрами цепи компенсации фазовращающего блока й равно 160-180 мкс.В предлагаемом устройстве благодаря тому, что блок 7 компенсирующего тока генерирует ток, установившееся значение которого не зависит от кода старших разрядов и равно максимальному из всех токов (или несколько больше), генерируемых блоком 7 в известном устройстве, его установившееся значение достигается также через время, равное т, однако промежуточные значения, которые нужны для компенсации при различных значениях входных, сигналов, достигаются значительно быстрее.Этим и обеспечивается значительное уменьшение времени компенсации (для случаев, когда входные сигналы мейьше их максимальных значений), а значит, и существенное увеличение быстродействия предлагаемого устройства.Таким образом, введение в предлагаемое устройство блока адаптации, формирователя и элемента И, включенных соответствущцим образом, поз-. воляет увеличить его быстродействие.116 б 308 Составитель С.Кривуценко Техред О,Неце Корректор А.Обручар Редактор И.Николайч аэ 4323/ илиал ППП "Патент", г. Ужгород, ул, Проектная,Тираж 872 ВНИИПИ Государственног по делам изобретени 13035, Иосква, 1(-35, РаувПодписноекомитета СССРи открытийая наб., д, 4