Умножитель частоты периодических импульсов

СОЮЗ СОВЕТСНИХОВ,ИЦМРЩЕП 4 ИРЕСПУБЛИН 19/О ЯерЦ И ЕТЕЛЬСТВУ ВТОР СКОМУ личаю целью рас можностейизменения ийся тем рения функцио утем расшнре что ьных воз иапазонампульсов,оты вход ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙОПИСАНИЕ ИЗОБР(56) 1. Авторское свидетельство ССКф 337947, кл. Н 03 К 23/00, 1970.2. Авторское свидетельство СССРВ 4 15669, кл. С 06 Г 7/16, 1972.3. Авторское свидетельство СССРк 913374, кл, С 06 Г 7/68, 1980.(54)(57) 1. УМНОЖИТЕЛЬ ЧАСТОТЫ ПЕРИОДИЧЕСКИХ ИМПУЛЬСОВ, содержащий генератор опорной частоты, выход которого подключен к счетному входу первого делителя частоты, разрядные входы которого соединены с шиной кодакоэффициента умножения, выход - сосчетным входом первого счетчика импульсов, разрядные выходы которогоподключены к соответствующим входампервого запоминающего устройства,выходы которого подключены к соответствующим входам второго делителячастоты, вход сброса - к входной.шине устройства и входу элемента задержки, первый выход которого соединен с входом списывания первого счетчика импульсов, второй выход - с входом сброса первого счетчика импульсов, первого и второго делителейчастоты, а первый вход первого управляющего триггера подключен к выходупервого элемента ИЛИ, выход - к первому входу первого элемента И, о т,ЯО 11086 в него введены третий, четвертыйи пятый делители частоты, второеи третье запоминающие устройства,сумматор кодов, второй управляющийтриггер, формирователь импульсов,вторые элементы И и ИЛИ, причем входсброса третьего делителя частотысоединен с выходом первого делителячастоты и входом сброса второго счетчика импульсов, разрядные входы - ссоответствующими разрядными выходамипервого счетчика импульсов, счетныйвход - с вторым входом первого элемента И, выходом генератора опорнойчастоты и счетным входом второго де"лителя частоты, выход подключен ксчетному входу второго счетчика импульсов, выходы которого соединены сразрядными входами второго запоминаю.щего устройства, разрядные выходыкоторого подключены к соответствующим входам четвертого делителя часто.ты,выход которого соединен с вторымвходом первого управляющего триггера, вход сброса - с первым входомпервого элемента ИЛИ, входом сбросавторого делителя частоты и первымвходом второго элемента ИЛИ, второйвход которого через формировательимпульсов подключен к второму входупервого элемента ИЛИ и первому входувторого элемента И, выход которогосоединен с выходом устройства, второйвход - с выходом второго управляющеготриггера, первый вход которого подключен к выходу второго элемента ИЛИ,второй вход - к выходу пятого делителя частоты, вход сброса которого сое"динен с первым входом второго элемента ИЛИ, счетный вход - с выходом первого элемента И и счетным входом чет"1108610 фпоунвх ф где Еоори Так вертого делителя частоты, разрядныевходы - с соответствующими выходамитретьего запоминающего устройства,вход сброса которого соединен с соответствующими входами сброса первогои второго запоминающих устройств,разрядные входы - с разрядными выходами сумматора кодов, первые разряд"ные входы которого подключены к соответствующим выходам второго счетчика импульсов, вторые разрядные входы - к кодовой шине коэффициентаумножения, а вход списывания - к соответствующим входам первого и второго счетчиков импульсов. Изобретение относится к импульсной технике и может быть использовано в цифровых Фазометрах, частотомет рах и синхронизаторах систем автоматического регулирования для умножения частоты периодических импульсов.В указанных устройствах возникает необходимость умножения частоты за один или несколько периодов умножаемой частоты.Известно устройство, содержащее генератор опорной частоты, первый де литель частоты, счетчик, элемент задержки, запоминающее устройство, второй делитель частоты, схему срав" пения и схему ИЛИ 1 .Работа известного устройства основана на том, что в первом периоде входных (умножаемых) импульсов производится измерение значения Тс помощью счетчика, заполняемого ймпульГО оРнсами с частотой, подаваемых от первого делителя частоты. К момен. ту прихода второго входного импульса счетчик фиксирует число- частота опорного генератора импульсов;- коэффициент умноженияустройства;- период входных (умножаемых) импульсов. 2. Умножитель частоты по п.1, отличающийся тем, что каждый из делителей частоты содержит элемент ИЛИ, счетчик импульсов, счет ный вход которого является входом де лителя частоты, компаратор кодов, первая и вторая группы входов которого соединены соответственно с разрядными выходами счетчика импульсов и разрядными входами делителя частоты, выход - с выходом делителя частоты и первым входом элемента ИЛИ, второй вход которого соединен с входом "Сброс" делителя частоты, а выход - с входом "Сброс" счетчика импульсов. Начиная со второго периода вход,ных импульсов,известное устройство формирует выходную последовательностэ импульсов. Это осуществляется при по мощи результатов предварительного измерения периода входных импульсов .вторым делителем частоты, производя" щим деление частоты входных опорных импульсов на число и счетчика. При этом Г - -" - 1К, (2)ГЭых и вх ф т.е. известное устройство осуществля ет умножение частоты входных импульсов на коэффициент умножения К.Однако измерение периода Тв производится неточно, так как эа время Т на вход умножителя приходит неОРн Т 6 хи пульсовт как это соответствует выражению (1), а 1 х=К( Т +АК п.К+аК 25импульсов (где АК - остаток в первомделителе частоты, соответствующийчислу опорных импульсов, прошедщихна вход этого делителя в промежутоквремени между и-ым выходным импульсомэтого делителя и моментом приходаочередного (второго) входного им"пульса),Поэтому выражение (2) имеет вид: Ее,( (К + - ), (4)АКт.е. при ЮК)п известное устройство имеет соответствующую погрешность умножения.Известно также устройство, содержа щее генератор опорной частоты, первый делитель частоты, счетчик, запоминающее устройство, элемент задержки, второй делитель частоты, схему сравнения и схему ИЛИ, реверсивный счетчик, управляющий триггер схемы ИЛИ 1 О и И, а также ждущий мультивибратор 2),В указанном устройстве, принцип работы которого в основном аналогичен описанному, остаток аК первого периода входных импульсов вычитается внача ле второго периода входных импульсов из последовательности импульсов, поступающих на вход второго делителя частоты. Таким образом, согласно выражению (3) на вход второго делителя 2 О за период Т поступает К и импульсов6опорной частоты, а на выходе устройства за это время соответственно йормируется К импульсов.Недостатком устройства является 25 ограничение диапазона изменения умножаемой (входной) частоты сверху. Это объясняется тем, что задержка выходных импульсов на рвемя ЬК ТопорНвызывает неравномерность распределения ЗО выходных импульсов за период Тх умножаемой частоты. Эта неравномерность увеличивается с увеличением частоты входных импульсов, что приводит к соответствующей погрешности измерения и ограничивает применение известного устройства в цифровых фазометрах частотомерах и других измерительных устройствах.Верхняя граничная частоты выход О ных импульсов определяется из услоЬКвийи41 или ДК Т с " ащщрнтак как йК =К, то и ) К - 1, Гопорн Г опорн 45Вых пахК 1 ф соответственно Г ьГ ОпорнВходах К К 1)Наиболее близок к предлагаемому умножитель частоты, содержащий генера О тор опорной частоты, выход которого подключен к счетному входу первого делителя частоты, разрядные входы которого соединены с шиной кода коэффициента умножения выход - со счетУ 55 ным входом первого счетчика импульсов, разрядные выходы которого подключены к соответствующим входам пер. вого запоминающего устройства, выходы которого подкпючены к соответствующим входам второго делителя частоты, вход сброса - к входной птннеустройства и входу элемента задержки,первый вход которого соединен с входом списывания первого счетчика импульсов, второй вход - с входом сбро"са первого счетчика импульсов и первого и второго делителей частоты, апервый вход первого управляющего триггера подключен к выходу первого элемента ИЛИ, а выход - к первому входу первого элемента И 3.Введение третьего и четвертогоделителя частоты и второго запоминаю.щего устройства позволяет расширитьдиапазон изменения умножаемых частотдо верхней граничной частоты, рав"ной Г= , в то времяГ 0Вх ьахкак, в устройстве 23, верхняя граничная частота опоелеляется выраженокием вида Г Такимвх гпах К К - 1образом, данное устройство позволяетувеличить верхнюю граничную частотуЙраз. Однако и для него характерна задержка выходных импульсов навремя коррекции, которая вызываетнеравномерность распределения выход.ных импульсов за период умножаемойчастоты, увеличивающуюся с увеличением частоты умножаемых импульсов иограничивающую верхнюю граничную умножаемую частоту,Цель изобретения - расширениеФункциональных возможностей путем расширения диапазона изменения частотывходных импульсов.Поставленная цель достигается тем,что в умножитель частоты периодическихимпульсов, содержащий генератор опорной частоты, выход которого подключен к счетному входу первого делителя частоты, разрядные входы которого соединены с шиной кода коэИициен.та умножения, выход - со счетнымвходом первого счетчика импульсов,разрядные выходы которого подключены к соответствующим входам первогозапоминающего устройства, выходы которого подключены к соответствующимвходам второго делителя частоты, входсброса - к входной шине устройстваи входу элемента задержки, первый вы"ход которого соединен с входом списывания первого счетчика импульсов,второй выход - с входом сброса первого счетчика импульсов и первого и второго делителей частоты, а первый вход первого управляющего триггера подключен к выходу первого элемента ИПИ, выход - к первому входу первого элемента И, введены третий, четвертый и пятый делители частоты, второе и третье запоминающие устройства, сумма" тор кодов, второй управляющий триггер, формирователь импульсов и вторые элементы И и ИЛИ, причем вход сброса 10 третьего делителя частоты соединен с выходом первого делителя частоты и входом сброса второго счетчика импульсов, разрядные входы - с соответствующими разрядными выходами перво го счетчика импульсов, счетный вход - с вторым входом первого элемента И, выходом генератора опорной частоты и счетным входом второго делителя частоты, выход подключен к счетному 20 входу второго счетчика импульсов, выходы которого соединены с разрядными входами второго запоминающего устройства, разрядные выходы которого подключены к соответствующим вхо дам четвертого делителя частоты, выход которого соединен с вторым входом первого управляющего триггера, вход сброса - с первым входом первого элемента ИЛИ, входом сброса. второ З 0 го делителя частоты и первым входом второго элемента ИЛИ, второй вход которого через формирователь импульсов подключен к второму входу первого элемента ИЛИ и первому входу второго элемента И, выход которого соединен с35 выходом устройства, второй вход - с выходом второго управляющего триггера, первый вход которого подключен к выходу второго элемента ИЛИ второйЭ40 вход " к выходу пятого делителя частоты, вход сброса которого соединен с первым входом второго элемента ИЛИ, счетный вход - с выходом первого элемента И и счетным входом четвертого45 делителя частоты, разрядные входы - с соответствующими выходами третьего запоминающего устройства, вход сброса которого соединен с соответствующими входами сброса первого и второго запоминающих устройств, разрядные входы - с разрядными выходами сумматора кодов, первые разрядные входы которого подключены к соответствующим выходом второго счетчика импульсов,вторые разрядные входы - к кодовой шине коэффициента умножения, а вход списывания - к соответствующим входампервогои второго счетчиков импульсов.1108610 бКаждый из делителей частоты содержит элемент ИЛИ, счетчик импульсов,счетный вход которого является входом делителя частоты, и компараторкодов, первая и вторая группы входовкоторого соединены соответственно сразрядными выходами счетчика импульсов и разрядными входами делителя частоты, выход - с выходом делителя частоты и первым входом элемента ИЛИ,второй вход которого соединен с вхо-и идом Сброс делителя частоты, а выход - с входом. "Сброс" счетчика импульсов.На фиг. 1 приведена структурнаясхема устройства; на фиг. 2 а приведено распределение импульсов выходнойпоследовательности второго делителячастоты, соответствующее выражению(4); на фиг. 2 б - распределение импульсов выходной последовательностипрототипа; на фиг. 2 в - распределение импульсов выходной последователь.ности предлагаемого устройства; нафиг. 2 г " распределение импульсовостатка ДК за период ТвхУмножитель частоты периодическихимпульсов содержит генератор 1 опорной частоты, выход которого подключен к счетному входу делителя 2 час"тоты, разрядные входы которого соединены с шиной 3 кода коэффициентаумножения, выход - со счетным входомсчетчика 4 импульсов, разрядные выходы которого подключены к соответствуюЩим входам запоминающего устройства (Зу) 5, выходы которого соединеныс разрядными входами делителя 6 часто-ты, вход сброса - с входной шиной 7устройства и входом элемента 8 задержки, первый выход которого соединен с входом списывания счетчика 4импульсов, второй выход - с входамисброса счетчика 4 импульсов и делите".лей 2 и 6 частоты. Первый вход управляющего триггера 9 подключен квыходу элемента ИЛИ 10, выход - кпервому входу элемента И 11, второйвход которого соединен со счетнымвходом делителя 6 частоты, выходомгенератора 1 опорной частоты и счетным входом делителя 12 частоты, входсброса которого подключен к выходуделителя 2 частоты и к входу сбросасчетчика 13 импульсов, разрядные вхо.ды - к соответствующим разрядным выходам счетчика 4 импульсов, выход -к счетному входу счетчика 13, выходы которого соединены с разрядными8610 8фронту входного импульса и можетпредставлять собой дифференцирующуюцепочку.Делитель 12 частоты, счетчик 13и ЗУ 14 образуют схему, определяющуюи запоминающую частное от делениядКиЭлементы ИЛИ 10 и И 11, управляющий триггер 9 и делитель 15 частотыобразуют схему, выдающую пачку изЬКиимпульсов опорной частоты покаждому выходному импульсу делителя б частоты,Сумматор 23 кодов и ЗУ 22 суммируют коды счетчика 13 и коэффициента умножения и запоминают числоМКК +иДелитель 21, частоты, управляющийтриггер 20, элементы ИЛИ 16 и И 8образуют схему, вычитающую из выходной импульсной последовательности деЬКлителя 6 частоты импульсовиЭравномерно распределенных по времени за период Т 8 входных импульсовустройства,Время задержки элемента 8 задержки не должно превышать одного периода генератора 1 опорной частоты.Работа устройства основана согласно выражению (1) на предварительномизмерении периода Т, входных импульсов с шины 7 с помощью счетчика 4,ааполааемого импульсамиГаподаваемыми с делителя 2 частоты.Определяется также остаток измеренияпериода Т, соответствующий числуимпульсов опорной частоты, прошедшихна счетчик 24 делителя.2 частоты запромежуток времени между моментомвыхода последнего и-го импульса делителя 2 и моментом прихода очередноговходного импульса с шины 7. При этомнаходят частноеДКиВ следующем периоде входных импульсов результаты измерения Те ис.ехпользуются для Формирования выходнойпоследовательности импульсов делителя 6 частотыпроизводящего делениечастоты опорных импульсов на числои советчика 4, запоминаемое в ЗУ 5.При этом частота выходных импульсовделителя 6 частоты соответствует выражению (4). В этом же периоде с помощью делителей 15 и 21 частоты, уп 7 10входами ЗУ 14, выходы которого подключены к соответствующим входам делителя 15 частоты, выход которогосоединен с вторым входом управляющеготриггера 9, вход сброса - с вторымвходом элемента ИЛИ 10, входом сброса делителя б частоты н первым входом элемента ИЛИ 16, второй вход которого через формирователь 17 импулв"сов подключен к,первому входу эле Омента ИЛИ 10 и первому входу элемента И, 18, выход которого соединен свыходом 19 устройства, второй вход -с выходом управляющего триггера 20,первый вход которого подключен квыходу элемента ИЛИ 16, второй входк выходу делителя. 21 частоты, входсброса которого соединен с первым входом элемента ИЛИ 16, счетный вход -.с выходом элемента И 11 и счетнымвходом делителя 15 частоты, разряд"ные входы - с соответствующими выходами ЗУ 22, вход сброса которого сое"динен с соответствующими входамиЗУ 5 и 14, разрядные входы - с разрядными выходами сумматора 23 кодов,первые разрядные входы которого подключены к соответствующим выходамсчетчика 13, вторые разрядные входысоединены с шиной 3 кода коэффициента умножения, а вход списывания -с соответствующими входами счетчиков4 и 13,Знаками + и а обозначены соответственно счетные (суммирующие) входыи входы сброса, устанавливающие внулевое состояние счетчик, ЗУ и делителя частоты устройства. Каждыйиз делителей 2, 6, 12, 15 и 21 содержит счетчик 24 импульсов, компаратор 25 кодов и элемент ИЛИ 26.Делители частоты предназначеныдля деления частоты или количестваимпульсов, поступающих на счетныйвход делителя, на число, поступающеев коде на разрядные входы делителя.Счетчик 24 Фиксирует число приходящих входных импульсов. При достижении числа, равного числу входногокода, компаратор 25 кодов вырабатывает выходной импульс делителя, кото. Ярый через элемент ИЛИ 26, на второйвход которого может поступать внеш-ний импульс сброса, сбрасывает в нулевое состояние счетчик 24, которыйсразу возобновляет процесс счетавходных импульсов делителя.Формирователь 17 импульсов Формирует вьасодной импульс по заднему11086 10 9равляющега триггера 9 и элементовИЛИ 10 и И 11 производится равномерДКное распределение импульсов заппериод Т , как показано на фиг. 2 г,а с помощью управляющего триггера 20,элементов ИЛИ 16 и И 18 производитсявычитание этой равномерно распределенйКной последовательности из ими 10пульсов из выходной последовательности делителя б частоты.Благодаря этому частота выходныхимпульсов устройства соответствуетвыражению (2) во всем диапазоне изменения частоты входных импульсов,Умножитель частоты периодическихимпульсов работает следующим образом,Импульсы генератора 1 опорнойчастоты непрерывно поступают на 20вход делителя 2 частоты, выходныеопо нимпульсы котоРОГО - ф -- " - подсчитываются счетчиком 4.Счетчик 4 импульсов сбрасываетсяв нулевое состояние каждым входнымимпульсом умножаемой частоты, снимаемым с элемента 8 задержки, послечего в нем сразу возобновляется процесс счета выходных импульсов делителя 2 частоты. Поэтому к моментупоступления следующего импульса сшины 7 в сетчике 4 будет записаночисло, соответствующее выражению (1)Каждый очередной входной импульсс шины 7 сбрасывает в исходное сос 35тояние ЗУ 5, а затем импульсом спервого выхода элемента 8 задержкизаписывает в ЗУ 5 число и счетчика 4,Делитель 6 частоты сбрасывается внулевое состояние импульсом, приходящим с выхода элемента 8 задержки,а затем формирует выходную последовательность импульсов, которая является следствием деления входных опор 45ных импульсов на число п, хранимоев ЗУ 5,Число импульсов, поступающих навход делителя б частоты с генератора 1 опорной частоты за период Твопределяется выражением (3), а частота выходной последовательности -выражением (4), Эта последовательйость импульсов поступает на элементИ 18, на котором происходит вычита 55ние из этой последовательностииимпульсов, равномерно распределенных по времени за период Т в. ВКЗначение определяется предиварительно с помощью делителя 12частоты и счетчика 13 следующим .обра.зом.Делитель 12 частоты и счетчик 13периодически сбрасываются н нулевоесостояние каждым выходным импульсомделителя 2 частоты. А так как послекаждого сброса возобновляется процессделения Гна число счетчика 4,то после и-го выходного импульса делителя 2 частоты на счетчик 13 поступают импульсы с частотойпУчитывая, что к моменту прихода входного импульса с шины 7 на делитель 12частоты счетчик 24 поступит йК импульсов опорной частоты, то к этомувремени в счетчике 13 будет зафиксидКровано число - которое по имипульсу с первого выхода элемента 8задержки списывается в ЗУ 14, ПойКэтому импульсу число К + сумиматора 23 кодов списывается в ЗУ 22и хранится до следующего входногоимпульса с шины 7,Данные ЗУ 14 и 22 используютсядля равномерного распределенияйКпимпульсов на следующий периодТвходных импульсов. Для этогокаждый выходной импульс с делителя бчастоты через элемент ИЛИ 10 перебра.сывает управляющий триггер 9 и черезэлемент И 11 импульсы опорной частоты поступают на вход делителя 15 час.ЙКтоты, который через импульсовпопорной частоты формирует выходнойимпульс, устанавливающий триггер 9в исходное состояние. Схема работаетаналогично с приходом выходного импульса делителя б частоты и вырабатыЬКвает пачку из импульсов опориной частоты, которые поступют. с выхоца элемента И 1 на счетный входделителя 21, который предварительносбрасывается в нулевое состояние через элемент 8 задержки входным импульсом устройства. Этим импульсомчерез элемент ИЛИ 16 управляющийтриггер 20 устанавливается в такоесостояние, при котором выходные импульсы делителя б частоты проходятчерез элемент И 18 на выход 19 устройства.6 частоты 1.108610 12По мере увеличения числа выход- ЬКных импульсов делителя 6 частоты чис; делителЯ 21 частотыпостУпает (К+ в )фКило, фиксируемое счетчиком 24 делите-,импульсов, Поэтому за времяля 21 частоты, увеличивается и, наТделитель 21 частоты вычитает изконец, достигает значения К+5ивыходной последовательности делителяК+ -ЬК (К+ )ФК ЬКи и- и(К+ - )Ки 10и + 1 выходных импульсов дели- импульсов, равномерно распределенныхпо времени за период Тв (фиг, 2 г),частоты , При этом делитель 21частоты формирует выходной импульсф тывает К выходных равномерно распреперебрасывая триггер 20 и закрываяэлемент И 18. Поэтому следующий вы (фиг. 2 в), т.е. частота выходных им"15ходной импульс делителя 6 частоты на пульсов соответствует выражению (2).входную шину устройства не проходит,Задний фронт этого импульса разреша- Таким образом, устройство осуще"ет прохождение выходных импульсов де- ствляет умножение частоты выходныхлителя 6 частоты на выход 19 устройстимпульсов на коэффициент умножения,ва. Верхняя граничная частота диапазонаЗа период Те делитель 6 частоты изменения умножаемых частот предлаЬК гаемого устройства в М Краз пре(фиг. 2 а) формирует К + импульи вышает верхнюю граничную частоту просов, по которым за это время на вход 25 тотипа.