Устройство для ввода информации

по группам дополнительно содержиттри узла задержки, три регистра итри узла задержки, три регистра и тригруппы элементов И, причем первыевходы элементов И первой, второй и третьей групп соединены с группой входов узла фиксации передового бита,вторые входы в . соответственно свыходами последовательно соединенных первого, второго,и третьегоузлов задержки, а вмходы - соответ Оственно с входами первого, второгои третьего регистров, выход узлафиксации передового бита подключенко входу первого узла задержки,группы выходов первого, второго и 5третьего регистров соединены соответственно с первой, второй и третьей группами информационных входовкоммутатора и первыми группами. входов первого, второго и третьего бло 2 Оков выделения передового бита, вторыегруппы входов которых подключены кгруппе информационных входов устройства, первый и вторые выходы - соответственно к первым и вторым входов 25второго, третьего и первого блоковформирования команды перезаписи, авходы и третьи выходы - соответственно к первым выходам и третьим входам первого, второго и третьего блоков формирования команды перезаписи,:первые выходы которых соединены со-;ответственно с первым, вторым и третьим входами блока формирования уп",:равляющего сигнала, вторые выходы -соответственно с первым, вторым итретьим управляющими входами коммутатора, а четвертые входы - соответственно с первыми выходами тре-,тьего; первого и второго блоков формирования команды перезаписи, вто,рые выходы второго и третьего блоков выделения передового бита подключены соответственно к четвертомуи пятому входам блока . Формированияуправляющего сигнала, выходом соединенного с управляющим входом инФормационного. регистра, информационный вход которого подключен к выходу буферного регистра, группа информационных входов которого соедине-на с группой информационных входовустройства, а группа управляющихвходов - с группой выходов коммутатораКроме того, блок выделения передового бита содержит группу элементов И, элемент ИЛИ, элемент И и триггер, причем первые и вторые входы элементов И группы подключены соответственно к первой и второй 60 группам входов блока, а выходы - к группе входов элемента ИЛИ, выходом соединенного с первым входом элемента И, второй вход и выход. которого подключены соответственно к ну левому выходу и единичному входу триггера, единичные и нулевые входы и выходы которого являются соответственно первым и третьим выходами блока и вторым выходом и. входом блока.При этом блок формирования команды перезаписи содержит три элемента задержки, триггерчетыре элемента И и элемент ИЛИ, причем первый, вход первого элемента И соединен с вторым входом блока, выход - через первый элемент задержки с первым входом второго элемента И, вторым входом и выходом подключенного соответственно к первому входу блока и нулевому входу триггера, нулевой выход которого Соединен с первым входом третьего элемента И, вторым входом соединенного с четвертым входом блока, а выходом - с первым входом элемента ИЛИ, второй вход первого элемента И подключен к третьему входу блока и через второй элемент задержки к первому входу четвертого элемента И, второй вход и выход которого соединены соответственно с единичным выходом триггера и вторым входом элемента ИЛИ, выход которого йодключен к второму выходу блока и через третий элемент задержки к единичному входу триггера и первому выходу блока.Блок формирования управляющегосигнала содержит три элемента задержки, три элемента И и элемент ИЛИ, причем первые входы первого и второго элементов И и элемента ИЛИ соединены соответственно через первый, второй и третий элементы задержки с первым, вторым .и третьим входами блока, вторые входы первого и второго. элементов И соединены соответственно с четвертым и пятым входами блока, а выходы - соответственно с первым входом третьего элемента И и вторым входом элемента ИЛИ, выход я третий вход которого подключены соответственно к выходу блока и выходу третьего элемента И, вторым входом соединенного с пятым входом блока.Узел фиксации передового бита содержит элемент ИЛИ, элемент И и триггер, причем группа входов элемента ИЛИ соединена с группой входов узла, а выход - с первым входом элемента И, выход и второй вход которого соединены соответственно с входом и выходом триггера.На Фиг. 1 представлена блок-схема устройства; на фиг. 2 - временная диаграмма е.-.о работы для различных случаев разброса времени между поступлением разрядных (канальных) импульсов информационного слова,Устройство содержит (фиг. 1)5 лок 1 распределения каналов по группам, блоки 2 - 4 выделения передового бита, блоки 5 - 7 Формирования команды перезаписи, блок 8 формирования управляющего сигнала, коммутатор 9, буферный регистр 10, информационный регистр 11, выход 12, группу5 информационных входов 13 и вход 14 сброса устройства.Блок 1 распределения каналов по группам содержит узел 15 фиксации передового бита, состоящий из элементов ИЛИ 16, Й 17 и триггера 18, узлы 19 - 21 задержки, группы элементов И 22 - 24, регистры 25 - 27.Каждый из блоков 2 - 4 выделения передового бита содержат группу эле ментов И 28, элементы ИЛИ 29 и И 30 и триггер 31Каждый из блоков 5 - 7 формирования команды перезаписи содержит элементы И 32 - 35, элемент ИЛИ 36, триггер 37 и элементы 38 - 40 20 задержки. Блок 8 формирования управляющего сигнала содержит элементы 41-43 задержки, элементы И 44-46 и элесигнала содержит элементы 41 - 43 задержки, элементы И 44 - 46 и эле .мент ИЛИ 47. Коммутатор 9 состоит из групп элементов И 48 и ИЛИ 49,Устройство также содержит выходы 50 , 58 блоков 2 - 4,. выходы 59 -; 64 блоков 5 - 7 и выход 65 блока 8. З 0Устройство работает следующим образом,Настроечное информационное слово, содержащее единицы во всех разрядах, 35 поступает по входам 13 в блок 1 на входы элемента ИЛИ 16 и входы элементов И 22 - 24, Передовой бит настроечного слова запускает узел 19, который в течение 1/3 Т (Т - период 40 следования информационных слоев) разрешает прохождение информации через элементы И 22 в регистр 25. После окончания 1/3 Т узел 19 задним фронтом запускает узел 20 на вторую треть 45 периода и в течение этого интервала разрешается прохождение информации через. элементы И 23 во второй регистр 26, После окончания 2/3 Т узел 20 задним Фронтом запускает третий узел 21, который в теченйе последней трети периода Т разрешает прохождение инФормации через элементы И 24 в регистр 27.Таким образом, сигнал с выхода узла 19 разрешает запись только в течение первой трети периода и в регистр 25 будут приняты те биты настроечного слова, которые появились в первой трети Т. Аналогично, по окончании второй трети периода будут 60 возбуждены в регистре 26 разряды настроечного слова, пришедшие во вто.рой трети Т, а в регистре 27 - разряды настроечного слова, пришедшие в третьей трети периода, 65 В результате после приема настроечного слова информационные каналы оказываются разбиты на три группЫ, так как в регистрах 25 - 27 произошло запоминание в какой трети периода по каким каналам будет поступать информация при передаче информационного слова. Кроме того, передовым битом переключился триггер 18 и заблокировал запуск узлов 19 - 21 на новый цикл работы до конца обработки передаваемого массива. информации, т.е. до сброса триггера 18 по входу 14, после чего возможна передача но. вого настроечного слова для нового массива.разрешающие потенциалы триггеров 25 - 27 поступают на входы элементов И 28 блоков 2 - 4 и на входы элементов И 48.Информационное слово поступает на входы буферного регистра 10 и на входы элементов И 28 блоков 2 и 4.Информационные биты каждой из групп каналов с выходов элементов И 28 поступают на элемент ИЛИ 29, где выделяется передовой бит ГРуппы который поступает на вход элемента И 30, на другой вход которого подается разрешающий потенциал с выхода триггера 31, находящегося в исходном состоянии, Передовой бит с выхода элемента И 30 перебрасывает триггер 31 в единичное состояние, и поступает на вход элемента 39 задержки, настроенного на время равное 1/2 Т и вход элемента И 32, на другом вхо де которого имеется разрешающий потенциал с нулевого выхода триггера 31 блока 4 (разрешающий потенциал есть в том случае, если отсутствует информация в каналах предшествующей группы). С выхода элемента И 32 сиг" нал поступает через элемент ЗЗ задержки, настроенный на 1/6 Т, на вход элемента И 33, на другой входкоторого подается сигнал с нулевого выхода триггера 31 блока 4, причем последний сигнал имеется тогда, ког-. да есть информация в каналах, обслуживаемых блоком 4, Сигналом с выхода элемента И 33 сбрасывается в ноль триггер 37, Нулевое состояниЕ триггера 37 означает, что ранее отсутст- вующая информация в предшествующей группе каналов появилась в зоне каналов данной группы и перезапись информации каналов данной группы необходимо задержать до перезаписи информации предшествующей группы.Прн наличии информации в каналах предшествующей группы триггер 37 удерживает на элементе И 35 запрещающий потенциал и с элемента 39 задержки, настроенный на 1/2 Т, сигнал перезаписи на выход элемента И 35 не пройдет. Сигналом с нулевого выхода триггера 37 будет открыт элемент И34, через который пройдет сигнал перезаписи с выхода элемента 40 за- .держки блока 7 на элемент ИЛИ 36 блока 5, далее через элементы И 48 и,ИЛИ 49 в буферный .регистр 10 и информационный регистр 11, Сигнал с выхода элемента ИЛИ 36 блока 5 через элемент 40 задержки настроенный на время, необходимое для перезаписи сигналов данной группы каналов буферного регистра 10 в, информацион- Ю ный регистр 11, поступает на установочный вход триггера 31 блока 2, устанавливая его в исходное состояние, и через элемент 41 задержки на вход элемента И 44. 15Если разрешаюший потенциал на элементе И 32 с выхода блока 4 отсутствует, т.е. имеется инФормация в предшествующей группе каналов, или за время 1/6 Т, не появится раз 2 О решающий потенциал на входе элемента. И 33 (отсутствие передового бита в каналах предшествующей группы в зоне действия данной группы каналов) триггер 37 не перебросится, что обе спечит прохождение сигнала перезаписи через элемент И 35 и элемен ИЛИ 36 на элементы И 48, позволяя переписать информацию каналов данной группы из буферного регистра 10 в информационный регистр 11, Через элемент 40 задержки сигнал поступает на установочный вход триггера 31 блока 2. устанавливая его в исходное состояние и через элемент задержки 41 на вход элемента И 44. Сигналы с выходов элементов 40 задержки блоков 5 - 7 поступают на вход элемента 41 задержки, настроен4 О ного на 2/3 Т вход элемента 42 задержки, на.строенного на 1/2 Т, и на вход элемента 43 задержки, настро- . еНЬого на время чеобходимое для перезаписи информации третьей группы бу феРного регистра 10 в информационный 4" регистр 11.Сигналы перезаписи информационного слова пройдут на вход информационного регистра 11 по цепям".элемент 41 задержки, элементы . 5 О И 44 и 45 и элемент ИЛИ 47, если все информационное слово расположено в первой группе каналов (имеются разрешающие потенциалы на входах элементов И 44 и 45, свидетельству ющие об отсутствии информации в каналах второй и третьей групп, т.е, соответствующие триггеры 31 блоков 3 и 4 находятся в исходном состоянии;элемент 42 задержки, элементы 60 И 46 и ИЛИ 47, если информационное слово расположено в двух группах каналов (первой и второй) или все информационное слово расположено во второй группе каналов; Ь элемент 43 задержки и элементИЛИ 47, если информационное словорасположено или во всех группах каналов, или во второй и третьей группах каналов, или только в третьейгруппе. Выходной сигнал с элементаИЛИ 47 поступает на управляющий входинформационного регистра 41 и производит. выдачу информационного слована выход устройства.Временная диаграмма (фиг. 3) показывает работу устройства при при. -еме семи восьмиразрядных байтов (информационных слов) для следующихслучаев;а) в первом байте - распределе -ние каналов разрядов байта по гр ипам по настроечному байту;б) во втором байте - работа схемы при наличии информации только впервой группе каналов;в) в третьем байте - работа схемы при.наличии информации только.во второй группе каналов,г) в третьем и четвертом байтеработа схемы, когда биты текущегои последующего байта по каналам 3 и/1 группы находятся в одной зоне, нопередовой бит текущего байта опережает передовой бит последующегобайта;д) в,четвертом и пятом байтахработа схемы, когда биты текущегои последующего байта по каналам 3к 1 группы находятся в одной зоне,но передовой бит текущего байта запаздывает относительно передовогобита последующего байта на время,не превышающее 1/6 Т;е) в пятом байте - работа схемы,когда передовой бит, идущий по цторой группе каналов, отстает от передового бита, идущего по третьейтруппе каналов на время, не превышающее Р/6 Т;ж) в шестом байте - работа схемы,когда информационный байт, состоящий иэ двух битов, расположен с переносом информации, равным 1/б Т;з) в шестом и седьмом байтах -работа схемы, когда биты текущегои последующего байта по каналам 3и 1 групп находятся в одной зоне,но передовой бит текущего байта запаздывает.относительно передовогобита последующего байта на времяне превышающее 1/6 Т.Таким образом, предложенное устройство обеспечивает надежный прием параллельно передаваемых многоразрядных информационных слов с большим, чем в известном устройстве разбросом времени между поступлением разрядных сигналов относительно друг друга, В частности, устройство допускает перекос (т.е, временной интервал между передовым и последнимбитами информационного слова) больший периода следования информационных слов.Следует отметить, что в принципе может быть обеспечен и большой допуск на переход в случае разбиения периода на большее число зон (более трех) .Формула изобретения101. Устройство для ввода информации, содержащее блок распределения каналов по группам, включающий узел фиксации передового бита, группа входов которого соединена с группой 15 информационных входов устройства, и информационный регистр, выход которого является выходом устройства, отличающееся тем, что, с целью повышения достоверности 20 ввода информации, в него введены буферный регистр, коммутатор, блок формирования управляющего сигнала, три блока выделения передового бита, три блока формирования команды пере записи, а блок распределения каналов по группам дополнительно содержит три узла задержки, три регистра и три группы элементов И, причем первые входы элементов И первой, 30 второй и третьей групп соединены с группой входов узла. фиксации передового бита, вторые входы - соответственно с выходами последовательно соединенных первого, второго и третьего узлов задержки, а выходы - соответственно с входами первого, второго и третьего регистров, выход узла фиксации передового бита подключен кг входу первого узла задержки, группы 40 выходов первого, второго и третьего регистров соединены соо-,ветственно с первой, второй и третьей группами информационных входов коммутатора и. первыми группами входов первого, второго и третьего блоков выделения 45 передового бита, вторые группы входов которых подключены к группе информационных входов устройства, пер,-вые и вторые выходы - соответственно ;к первым и вторым входам второго, 50 третьего и первого блоков формирования команды перезаписи, а входы и третьи выходы - соответственно к первым выходам и третьим входам первого, второго и третьего блоков Фор мирования команды перезаписи, первые выходы которых соединены соответственно с первым, вторым и третьим входами блока формирования управляющего сигнала, вторые выходы - 60 соответственно с первым, вторым и третьим управляющими входами коммутатора, а четвертые входы - соответственно с первыми выходами третьего, ,первого и второго блоков формирова- Э ния команды перезаписи, вторые выхо ды второго и третьего блоков. выделения передового бита подключены сС. ответственно к четвертому и пятому входам блока Формирования уйравляющего сигнала,.выходом соединенного с управляющим входом информационного регистра, информационный вход которого подключен к выходу буферного регистра, группа информационных входов которого соединена с группой информационных входов устРойства, агруппа управляющих входов - с группой выходов коммутатора.2. Устройство по п, 1, о т л и - ч а ю щ е е с я тем, что блок выделения передового бита содержит группу элементов И, элемент ИЛИ,элемент И и триггер, причем первые и вторые входы элементов И группы подключены соответственно к первым и вторым группам входов блока, а выходы - к группе входов элемента ИЛИ,выходам соединенного с первым входом элемента И, второй вход и выход которого подключены соответственно кнулевому выходу и единичному входутриггера, единичные и нулевые входы и выходы которого являются соответственно первым н третьим выходами блока .и вторым выходом и входом блока.3. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что блок Фор-. мирования команды перезаписи содержит три элемента задержки, триггер, четыре элемента И и элемент ИЛИ, причем первый вход первого элемента И соединен с вторым входом блока, выход через первый элемент задержки - с первым входом второго элемента И, вторым входом и выходом подключенного соответственно к первому входу блока и нулевому входу триггера, нулевой выход которого соединен с первым входом третьего элемента И, вторым входом соединенного счетвертым входом блока, а выходом - с первым входом элемента ИЛИ, второй вход первого элемента И подключен к третьему входу блока и че-: рез второй элемент задержки - к первому входу четвертого элемента И, второй вход и выход которого соединены соответственно с единичным выходом триггера и вторым входом элемента ИЛИ, выход которого подключен к второму выходу блока и через тре.- тий элемент задержки - к единичному входу триггера и первому выходу блока.4. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок Формирования управляющего сигнала содержит три элемента задержки, три элемента И и элемент ИЛИ, причем первые входы первого и второго эле 999035ментов И и элемента ИЛИ соединены соответственно через первый, второй и третий элементы задержки с первым, вторым и третьим входами блока, вторые входы первого и второго элементов И соединены соответственно с 5 четвертым и пятым входами блока, а выходы - соответственно с первым входом третьего элемента И и вторым входом элемента ИЛИ, выход и третий вход которого подключены соответст О венно к выходу блока и выходу третьего элемента И, вторым входом соединенного а пятым входом блока.5. Устройство по и. 1, о т л ич а ю щ е е с я тем, что узел Фиксации передового бита содержит элемент ИЛИ, элемент И и триггер, причем группа входов элемента ИЛИ соединена с группой входов узла, а выходс первым входом элемента И, выход и второй вход которого соединены соответственно с входом и выходом ";риггера. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРпо заявке Р 2952134/18,кл, С 06 Р 3/04, 1980,2. Устройство управления накопителем на магнитной ленте ЕС.Техническое описание Е 13.057.0270 141976(прототип).999035 Составитель Б.ор Т. Киселева Техред М.Герге; тор Л. Дзят о е дписн ППП "Патент", г. Ужгород, ул,рентная,Заказ 1156/71 ВНИИПП Госуд по делам 113035, Москомитета СССц открытийуыская наб