Устройство для сжатия информации

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Свез СоветсникСфциапистичесиикРесаублии(5 )М. Кл. Г, 08 С 15/06 Рвуаврстваеый квмвтвт СССР вв лвлам нзабрвтвниЯ н открытвЯ(5 Й) УСТРОЙСТВО ДЛЯ СЖАТИЯ ИНФОРМАЦИИ. 1Изобретение относится к автоматике и вычислительной технике и предназначено для анализа сигналов в реальном масштабе времени, согласования полосы сигнала с полосой пропускания анализирующей и измерительной аппаратуры и пр.Известно устройство для временного сжатия сигналов, состоящее из нескольких узлов накопления с коммутатором и рециркуляционной линии .задержки в каждом узле, используемой в качестве запоминающего блока сумматора, выход которого является выходом устройства, блок управления, входы элементов запоминания уровня напряжения и вход коммутатора первого узла накопления объединены и образуют входную шину устройства1 .Однако это устройство не может го быть использовано для измерения характеристик периодических.:сигналов, так как не осуществляет выделение периода входного сигналаУстройство 2автоматически не определяет оптимальное число Фиксируемых точек заодин период входного сигнала и, следовательно, в широком диапазоне частот изменяющаяся погрешность аппроксимации входного сигнала может оказаться выше допустимой. Это сужаетчастотный диапазон сжимаемых входныхсигналов, что является недостаткомустройства,Известно также устройство для временного сжатия входного сигнала, содержащее блоки упрвления и блок памяти, выполненные с применением магнитострикционных:линий задержки блока управления с выходами преобразователя аналог-код, а выходы соединены с преобразователем код-аналог2 .Недостаток такого устройства заключается в том, что оно не можетбыть использовано для измерения характеристик периодических сигналов,так как оно не осуществляет выделение периода входного сигнала. Как97254 5 О 15 20 25 Зо 35 40 15 50 55 3и в других известных устройствах,при сжатии периодических сигналовэтим устройством, изменяется погрешность аппроксимации входного сигнала в зависимости от его частотного диапазона,Наиболее близким по техническойсущности к предлагаемому являетсяустройство для временного сжатия входного сигнала, содержащее преобразователь аналог-код, информационныйвход которого соединен с входомустройства, а выход подключен к инфор"мационному входу блока памяти, выходпоследнего соединен с информационнымвходом преобразователя код-аналог,выход которого подключен к выходуустройства, вход блока определенияпериода подключен к входу устройства,первый выход соединен с первым входом блока умножения частоты, а второйвыход подключен к первому входу блока адресации, выход которого соединен с адресным входом блока памяти,управляющий вход преобразователя аналог-код объединен со вторым входомблока адресации, первый выход блокауправления соединен со вторым входомблока умножения частоты 3,Известное устройство может бытьиспользовано для измерения характеристик периодических сигналов инфразвукового диапазона частот приборамизвукового диапазона частот, так какосуществляет запоминание в цифровойформе исследуемого сигнала на егопериоде с последующим переносом спектра, Устройство может быть использовано для измерения средних, средних по модулю, среднеквадратическихзначений напряжения, коэффициентагармоник, коэффициента формы и др. К недостаткам известного устройства следует отнести практическую невозможность его использования для проведения спектрального и гармонического анализа инфразвуковых сигналов, так как масштаб преобразования спектра неизвестен, Масштаб преобразования может быть определен путем вычисления отношения периодов входного и преобразованного (сжатого во времени) сигналов, однако его использование для названных целей чрезвычайно неудобно, так как его величина может принимать любые нецелочисленные значения, что вызывает необходимость проведения дополнительных вычислений для идентификации полученных результатов,Цель изобретения - расширение области применения устройства за счет автоматического частотного масштабирования при преобразовании исследуемого сигнала для обеспечения спектрального анализа инфразвуковых периодических сигналов анализаторами спектра звукового диапазона частот.Эта цель достигается тем, что в устройство для сжатия информации, со.держащее синхронизатор, первый выход которого соединен с первым входомблока умножения частоты, преобразователь аналог-код, информационный входкоторого объединен с информационнымвходом формирователя управляющих сигналов и подключен к входу устройства, выход преобразователя аналог-кодсоединен с информационным входом блока памяти, выход которого соединен синформационным входом преобразователя код-аналог, выход которого соединен с выходом устройства, первый выход формирователя управляющих сигналов соединен с вторым входом блока умножения частоты, второй выход формирователя управляющих сигналов соединен с первым входом формирователя адреса, второй вход которого соединенс управляющим входом преобразователяаналог-код, выход - с адресным входом блока памяти, введены делителичастоты дешифраторы, дополнительныеблоки умножения частоты, первая ивторая группы элементов И, элементыИЛИ и ключи, второй выход синхронизатора соединен с управляющим входомформирователя управляющих сигналов,третий выход которого соединен спервым входом первого ключа, выходкоторого соединен с третьим входомформирователя адреса и управляющимвходом преобразователя код-аналог,первые выходы всех блоков умножениячастоты соединены с первыми входамисоответствующих элементов И первойи второй группы, вторые выходы - свторыми входами соответствующих элементов И первой группы, третий выход блока умножения частоты соединен с объединенными первыми входамивсех дешифраторов, третьи выходы дополнительных блоков умножения частоты соединены с объединенными третьими входами соответствующих элементов И первой группы и вторымивходами соответствующих элементов Ивторои группы, четвертые выходы всех блоков умножения частоты соединены с вторыми .входами соответствующих дешифраторов, выходы которых соединены с третьими входами соответствующих элементов И второй группы, выходы элементов И первой группы соединены с соответствующими входами первого элемента ИЛИ, выход которого соединен с первым входом второго ключа, второй 1 ф вход второго ключа соединен с вторым выходом формирователя управляющих сигналов, выход - с управляющим входом преобразователя аналог-код и вторым входом формирователя адреса, выходы элементов И второй группы соединены с соответствующими входами второго элемента ИЛИ, выход которого соединен с вторым входом первого ключа, первый выход синхронизатора соединен 20 с входом первого делителя частоты, выход каждого делителя частоты соединен с входом последующего делителя частоты и первым входом соответствуоцего дополнительного блока умножения частоты, вторые входы которыхобъединены и псдключены к первому выходу формирователя управляющих сигналов.Причем блок умножения частоты со- зо держит формирователь импульсов, формирователь сетки частот, дешифратор, триггер, счетчик и элемент И, выход формирователя сетки частот соединен с первым входом дешифратора, выход которого соединен с первым входом элемента И, выход которого через первый счетчик соединен с первым входом :первого триггера, первый выход первого триггера соединен с входом второго триггера, второй выход ; с входом формирователя импульсов, первый и второй. выходы которого соединены соответственно с вторым входом первого триггера и входом второго счетчика, выход которого соединен с вторым входом дешифратора, один иэ выходов второго триггера, выход дешифратора, выход формирователя сетки частот, другой выход второго триггера, выход второго счетчика соединен соответственно с первым, вторым выходами каждого блока умножения частоты, третьим выходом блока умножения частоты третьим выходом допол" нительного блока умножения частоты,И четвертым выходом каждого блока умножения частоты, второй вход элемента И и вход формирователя сетки частот соединены соответственно с первым и вторым входами каждого блокаумножения частоты,На фиг. 1 изображена функциональная схема предлагаемого устройства,на фиг, 2 - пример выполнения блока умножения частоты,Устройство для сжатия информациисодержит преобразователь 1 аналогкод, блок 2 памяти, преобразователь3 код-аналог, формирователь 4 управляющих сигналов определения периода,й блоков 5-5 умножения частоты,где М - количество десятичных масштабов преобразования, формирователь6 адреса, синхронизатор 7, Мдели"телей 8-8 частоты, Й дешифраторов9-9, элементы ИЛИ 10 -10, ключи11, 11, две группы по й элементовИ 12 -12 м13-13 ч.Блок 5 умножения частоты содержитформирователь 14 сетки частот, дешифратор 15, первый счетчик 16, триггер 17, формирователь 18 импульсов,второй счетчик 1 триггер 20 и элемент И 21,Устройство работает следующим образом,Входной периодический сигнал по-.ступает на преобразователь 1 аналогкод и на формирователь 4, на выходах последнего после запуска .синхронизатором 7 формируются сигналы разрешения: на первом выходе - на длительность первого периода входного сигнала; на втором выходе - на длительность второго периода; на третьемвыходе - на считывание информации изблока 2 памяти после окончания второго периода и до следующего запускаустройства.Таким образом, работа предлагаемогоустройства осуществляется в три этапа,На первом этапе (первыи периодвходного сигнала) осуществляется формирование частоты запуска преобразователя 1 аналог"код и частоты считывания информации из блока 2 памяти и тактирования преобразователя 3код-аналог, На первые входы блоков5.1-5 ц умножения частоты поступаетсигнал разрешения их работы,благодаря чему в каждом блоке умножения ча"стоты иэ сетки частот, формируемойна формирователе 14 сетки частот,осуществляется выбор такой частоты,которая обеспечивает деление одного периода на число, равное числуординат и находящееся в пределахот с до 2 А Это осуществляется следующим образом. После запуска устройства на счетчик 16 через элемент И 21 и дешиФратор 15 поступает максимальная частота из Формирователя 14 сет- % ки частот, После первого переполнения счетцика 16, т,е, набора числа с, триггер 17 устанавливается в единичное состояние, а после второго переполнения, т;е, набора числа 2 с, - 1 в в нулевое состояние, По последнему переходу срабатывает формирователь 18 импульсов, который добавляет единицу к содержимому счетчика 19 и устанавливает триггер 17 в единичное состояние, Наиболее удобна реализация при использовании двоичной сетки цастот, в ртом случае Формирователь 14 сетки просто реализуется на двоичном счетчике, частоты следова ния импульсов с соседних выходов которого отличаются в два раза, При двойном переполнении счетчика 16 в два раза уменьшается частота с выхода дешифратора 15, а состояние счет цика 16 и триггера 17 соответствует числу, равному с.Таким образом осуществляется замена числа 2 сСи частоты К, на число с и частоту 1 =1/2, прицем это про ЗО исходит после каждого двойного переполнения счетчика 16, благодаря цему и осуществляется выбор частоты запуска преобразователя 1 аналог-код,Для обеспечения удобства проведения спектрального анализа с помощью предлагаемого устройства частота запуска преобразователя 1 аналогкод 1 и частота запуска преобразо"3 ,3вателя 3 код-аналог с должн соот-, 46 носиться следующим образом:1 Л =10 ", где 1=1,2,.М, Формирование указанной сетки частот осуществляется с помощью М блоков 5-5 ы умножения частоты и (Й) делителей частоты 81-81. причем последние в этом случае имеют коэффициент деления К=10, Благодаря этому на соседних Формирователях 14 сетки частот идентицные. частоты кратны десяти. Все блоки 5 -5 умножения частота начинают работать одновременно и вы 4 .3бор частот К и 1 осуществляется следующим образом, После того как счетчик 16 первого блока 5умножения частоты переполнится первый раз, срабатывает триггер 20 и включает соответствующие элементы И 121 и 13 обеих групп, а так как на третьихвходах последних такяе имеется разрешающий сигнал, то через них и черезэлементы ИЛИ 10, 10 2 на ключи 11,112 поступают частоты 1 - иПосле2 ( -этого как счетчик 16 второго блока5 2 умножения частоты переполнитсяпервый раз, срабатывает соответствующий триггер 20 и включает соответствующие элементы И 122 13 2 обеихгрупп, а первые элементы И 12, 132обеих групп выключает, Через второйэлемент И 12 первой группы поступает частота К, а через второй элемент И 13 второй группы поступает-3частота Г , причем их отношение равно 1 /1 =10, Аналогичные изменения3 1происходят при переполнении счетчика 16 1-го блока 5 умножения частоты, причем выполняется соотношениеГЛ =10" , Выполнение этого соот 3ношения обеспечивается выполнениемотношения Г/Г=10 и тем, что все.1,частоты Г йоступают только из первого блока 5 умножения частотыТаким образом, в течение первогопериода входного сигнала осуществляется выбор частот 1 1 иНа втором этапе работы устройства(второй период входного сигнала)на блоки 5-5 м умножения частотыпоступает запрет их работы, а на Формирователь 6 адреса и второй входвторого ключа 11 поступает сигналразрегшения с второго выхода Формирователя 4, С выбранной частотойосуществляется запуск преобразователя 1 аналог-код и запись полученных выбранных значений входного сигнала в блок 2 памяти,По окончании второго периода сигнала в блоке 2 памяти оказываютсязаполненными от Ы до 2 с выборочныхзначений, второй ключ 11 закрыт, апервый клюц 11 открывается сигналомразрешения с третьего выхода Формирователя 4, Начинается третий этапработы устройства - считывание инФормации из блока 2 памяти и ее преобразование в аналоговую Форму в преобразователе 3. Частота Гз поступа 3ет на тактирование Формирователя 6и преобразователя 3 код-аналог свыхода первого ключа 11.Считывание информации происходитнепрерывно до следующего запуска устройства, Начало третьего этапа работы означает конец преобразования25 второй группы, вь 1 ходы элементов И первой группы соединены с соответствующими входами первого элемента ИЛИ,формула изобретения 9 9725 временного (спектрального 1 масштаба входного периодического сигнала,Таким образом, с помощью введения новых узлов и связей осуществля-. ется преобразование временного (спек трального) масштаба исследуемого сигнала с коэффициентом, кратным 1(1 благодаря чему достигается качественно новый эффект: возможность применения подобных устройств для прак О тицеского спектрального (гармонического) анализа инфразвуковых периодических сигналов спектроанализаторами звукового диапазона частот, Дополнительно предлагаемое устройство 15 может использоваться для аналогичных целей при корреляционном анализе, а также для исследования амплитудно-частотных характеристик различных технических устройств, В связи с изло О женным можно констатировать значительное расширение области применения предлагаемого устройства. 1, Устройство для сжатия информации, содержащее синхронизатор, первый выход которого соединен с первым ЗО входом блока умножения частоты, преобразователь аналог-код, информационный вход которого объединен с информационным входом формирователя управляющих сигналов и подключен к входу устройства, выход преобразователя аналог-код соединен с информационным входом блока памяти, выход которого соединен с информационным входом преобразователя код-аналог, выход которого соединен с выходом устройства, первый выход формирователя управляю,щих сигналов соединен с вторым входом блока умножения частоты, второй выход формирователя управляющих сигналов соединен с первым входом формирователя адреса, второй вход которого объединен с управляющим входом преобразователя аналог-код, выход - с адресным входом блока памяти, о т л и ч а ю щ е е с я тем, что, с цельк расширения области применения устройства в него введены де" лители частоты, дешифраторы, дополнительныее блоки умножения частоты,55 первая и вторая группы элементов И, элементы ИЛИ и ключи, второй выход синхронизатора соединен с управляющим входом формирователя управляющих сиг" 44 1 О налов, третий выход которого соединен с первым входом первого ключа, выход которого соединен с третьим входом формирователя адреса и управляющим входом преобразователя код-аналог, первые выходы всех блоков умножения частоты соединены с первыми входами соответствующих элементов И пеовой ич второи группы, вторые выходы - с вторыми входами соответствующих элементов И первой группы, третий выходблока умножения частоты соединен собъединенными первыми входами всехдешифраторов, третьи выходы дополнительных блоков умножения частоты соединены с объединенными третьими входами соответствующих элементов И первой группы и вторыми входами соответствующих элементов И второй группы,четвертые выходы всех блоков умножения цастоты соединены с вторыми входами соответствующих дешифраторов,выходы которых соединены с третьимивходами соответствующих элементов И выход которого соединен с первым входом второго ключа, второй вход второго ключа соединен с вторым выходом Формирователя управляющих сигналов, выход - с управляющим, входомпреобразователя аналог-код и вторымвходом формирователя адреса, выходыэлементов И второй группы соединеныс соответствующими входами второгоэлемента ИЛИ, выход которого соединен с вторым входом первого ключа,первый выход синхронизатора соединен с входом первого делителя частоты, выход каждого делителя частотысоединен с входом последующего делителя частоты и первым входом соответствующего дополнительного блокаумножения частоты, вторые входы которых объединены и подключены к первому выходу Формирователя управляющих сигналов,2, Устройство по и. 1, о т л иц а ю щ е е с я тем, цто блок умножения частоты содержит формировательимпульсов Формирователь сетки частот, дешифратор, триггер, счетчик и элемент И, выход Формирователя сетки цастот соединен с первым входомдешифратора выход которого соединенс первым входом элемента И выходкоторого через первый счетцик соединен с первым входом первого тригге9725 11ра, первый выход первого триггера соединен с входом второго триггера, второй выход - с входом формирователя импульсов, первый и второй выходы которого соединены соответствен- з но с вторым входом первого триггера и входом второго счетчика, выход которого соединен с вторым входом дешифратора, один из выходов второго триггера, выход деиифратора, выход 1 О формирователя сетки частот, другой выход второго триггера, выход второго счетчика соединен соответственно с первым, вторым выходами каждого блока умножения частоты, третьим 1 з выходом блока умножения частоты, тре 44 12тьим выходом дополнительного блока умножения частоты, четвертым выходом каждого блока умножения частоты, второйвход элемента И и вход формирователясетки частот соединены соответственно с первым и вторым входами каждого блока умножения частоты.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРУ 617827, кл, Н 03 К 5/159, 1979.2, Авторское свидетельство СССРй 253456, кл. С 05 1 1/02, 1965,3. Авторское свидетельство СССРпо заявке И 2898832/18-24кл. С 08 С 19/00, 1980 (прототип),972544 йгход Йхо дух Составитель Н.Бочароваазаренко Техред И.Надь Корректор Ю Иакаренк Редакт сно 4/ илиал ПИП Патент", г, жгород, ул, Проектная,аказ ь)21 г 3 ВНИИ по 1130Тираж 2 Государственн лам изобретен Москва, МПого комитета СССй и открытийРаушская наб