Устройство для моделирования пейсмекерного нейрона

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(51)М. Кл. 6 Об 07/60 с прнсоеднненнем заявки МЬеударстееаный комитет СССР ао делам изобретений и открытийДата опублнковання описания 15 . 1 1,81 7В, Л. Кузьменко(54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ ПЕЙСНЕКЕРНОГОНЕЙРОНА Изобретение относится к аналоговому моделированию и предназначено для использования в самоорганизующихся и самообучающихся системах, а также для кодирования информации в системах разпознавания образов. Известно устройство для моделирования нейронной сети пространственного распознавания образов, содержащее параллельно соединенные блоки распоэ-.то навания, каждый иэ которых состоит из трех групп нейронных элементов. В устройстве каждый блок распознавания определяет направление движения обрат 5 за и информация об образе поступает на параллельные выходы устройства. На данном устройстве можно моделировать распознавание любого типа движения образа и при этом входная индивидуальность сигналов, характеризующаяся пе" ремещением образа, сопровождается. образованием на выходах устройсТва. выходного разнообразия, которое вааг" да соответствует по своей индивиду" альности входному разнообразию Г 11.Недостатком известного устройства является отсутствие собственных механизмов ритмообразования и дискрети" зации последовательностей на выходах.Наиболее близким к предлагаемому является устройство для моделирования нейрона, содержащее преобразователи частоты в напряжение, сумматор, блок сравнения, преобразователь напряжения в частоту и блок формирования выходных импульсов 2.Однако устройство не позволяет моделировать ритмоводящие механизмы центральной нервной системы.Цель изобретения - расширение функциональных возможностей эа счет учета ритмоводящих механизмов центральной нервной системы,Поставленная цель достигается тем, что в устройство, содержащее, первый и второй преобразователи частоты в напряжение, выходы которых соединенысоответственно с первым и вторымвходом первого сумматора, первый блоксравнения, выход которого через пре" образователь напряжения в частоту соединен с входом блока формирования выходных импульсов, дополнительно введены первый и второй управляемые интеграторы, источник напряжения, элемент задержки, второй сумматор, второй блок сравнения, ключ и преобразователи частотЫ в напряжение, причем вь 1 ход источника напряжения подключен к первым входам первого и второгоуправляемых интеграторов, первому входу второго сумматора и третьему входу первого сумматора, выходы третьего и четвертого преобразователей частоты в напряжение соединены соответственнос вторым и третьим входами второго сумматора, выход которого подключен к первому входу второго блока сравнения, выход которого соединен со вторым входом первого управляемого интегра-тора, выход которого через элемент за"держки подключен ко второму входу вто.рого управляемого интегратора, выходкоторого соединен со вторым входомвторого блока сравнения, выходы пятого и шестого преобразователей частотыв напряжение соединены соответственно с третьим и четвертым входами второго управляемого интегратора, выходы седь мого и восьмого преобразователей час" тоты в напряжение подключены соответственно к третьему и четвертому входам первого управляемого интегратора,выход которого соединен с первым входомпервого блока сравнения, выход которого подключен к управляющему входу ключа и пятому входу первого управля" емого интегратора, выход первого сумматора соединен с информационным входомключа,. выход которого подключен ко второму входу первого блока срав-нения.Кроме того, первый управляемый ин" тегратор содержит три масштабирующих резистора, разделительный конден"сатор, четыре ключа, два операционныхусилителя, в цепь обратной связи каж"дого из которых включен интегрирующий конденсатор, причем первые выходы первого, второго и третьего масштабирующих резисторов являются соответ" ст венно первым, третьим и четвертым входами первого управляемого интегратора, вторые выходы первого, второго и третьего масштабирующих резисторов соединены с информационным входом перВого ключа Выход которого подключен,к входу первого операционного усилителя, выход которого соединен с информационным входом второго ключа, выходкоторого через разделительный конденсатор подключен к входу второго операционного усилителя, выход которогоявляется выходом первого управляемогоинтегратора, третий и четвертый клю 1 о чи включены в обратную связь соответственно первого и второго операционного усилителя, управляющие входы первого, третьего и четвертого ключейобъединены и являются вторым входомпервого управляемого интегратора,управляющий вход второго ключа является пятым входом первого управляемогоключа; второй управляемый интеграторсодержит три масштабирующих резистора,операционный усилитель, ключ и инвертор, причем первые выходы первого,второго и третьего масштабирующихрезисторов являются соответственнопервым, третьим и четвертым входамивторого управляемого интегратора,вторые выходы первого, второго и третьего масштабирующих резисторов объеди, нены и через операционный усилительсоединены с входом инвертора, выходкоторого является выходом второгоуправляемого интегратора, ключ включен в обратную связь интегратора,упраьляющий вход ключа является вторым входом второго управляемого инте 35гратора.На Фиг. 1 представлена схема предлагаемого устройства; на фиг. 2 - схема первого интегратора; на фиг. 3 -схема второго интегратора,40Устройство содержит сумматоры 1 и2,перый интегратор 3, второй интегратор 1, источник 5 напряжения, блокисравнения б и 7, преобразователи 8-15,частоты в напряжение, преобразователь16 напряжения в частоту, блок форми 45рования выходных импульсов 17 ключ18 и элемент задержки 19, Первый интегратор содержит масштабирующие резисторы 20, ключи 21-21, операционные усилители 25 и 26, конденсаторы27-29. Второй интегратор содержит мас"штабирующие резисторы 30, ключ 31,операционный усилитель 32, инвертор33, интегрирующий конденсатор 31.Устройство работает следующим образом,По своей функциональной сущностиустройство представляет собой модельпейсмекерного нейрона, т.е. нейрона,1 о По своим видам пейсмекерные нейроны составляют класс ритмоводящих ней ронов, в том числе истинных пейсмекерных нейронов, активность которых обусловлена только .эндогенным механизмом генерации пейсмекерных потенциалов, ,и пейсмекерно-синаптических нейронов, го в которых спайковая активность на выходе обусловлена как эндогенными механизмами генерации пейсмекерных потенциалов, так и экзогенными синаптическими воздействиями. 25Предлагаемое устройство может работать как в режиме истинного пейсмекерного нейрона, так и в .режиме пейсмекерно-синаптического нейрона. В режиме истинно пейсмекерного нейрона, т.е. зо в режиме образования фоновой импульс" ной последовательности, устройство работает следующим образом. обладающего ритмоводящим механизмомэндогенного происхождения, Этот механизм является в достаточной мереуниверсальным и встречается в нейронах живых организмов, расположенныхна различных уровнях эволюции, Деятельность пейсмекерного нейрона неограничивается только участием в Формировании ритмической спайковой активности клетки, но также участвуетв организации пластических свойствцентральной нервной системы в целом. С выходэ источника 5 постоянного напряжения последнее постчпает на 35 первые входы первого и второго управля- емого интегратора и первые входы сумматоров 1 и 2, С выхода первого сумматора 1 напряжение поступает через ключ 18, нормальное положение кото о рого открытое, на второй вход блока сравнения 6, определяя соответствую- щее пороговое напряжение. С выхода второго сумматора 2 напряжение поступает на второй вход второго блока 45 сравнения 7 с заданием соответствующего порога,В режиме образования фоновой импульсной последовательности сигналы50 на входы преобразователей 8-13 час 1тоты в напряжение не поступают иль, они могут поступать с неизменным соотношением частот, если фоновая последовательность в тех или иных целях55 модифицируется, например, при кодировании топографии устройства в сети.В первом интеграторе 3 при поступлении на его первый вход напряжения с выхода источника 5 напряжение интегрируется по времениЪ0 - -а О Ье,огде О - напряжение на входе ин 1тегратора;а = 1/Й С - постоянная;О .- напряжение на выходе операционного усилителя 25.В момент, когда нэпряжение на выходе интегратора 3 достигает порогового, на втором входе блока сравненияб напряжение с выхода блока сравненияразмыкает ключ 23 и на выходе операционного усилителя 26 сохраняется напряжение, равное напряжению на выходеинтегратора 3 в момент размыканияключа 23.Одновременно с этим размыкается.ключ 18 и напряжение с выхода сумма тора 1 не поступает на вход блокасравнения б и не оказывает влияниявсе то время, пока на выходе интегратора 3 существует напряжение. Это предусмотрено для тех случаев, еслинапряжение на выходе счмматора 1 всевремя возрастает, так как в противномслучае изменение соответствчющего порогового напряжения приводит к искажению прямоугольной формы пейсмекерного потенциала.С момента появления напряжения навыходе интегратора 3 последнее подается на третий вход второго интегратора4 и размыкает ключ 31.С этого моментав интеграторе М начинается интегрирование входного напряжения по времениЬО,: -а ОИ,огде О- напряжеье на первом входе второго интегратора;а =1/ВС - постоянная;О - напряжение на выходе второго интегратора.1При достижении О= О 0 напряже"ние с выхода блока сравнения 7 поступает на третий вход интегоатора 3,т.е, на управляющие входы ключей 21,22 и 24. Ключи 22 и 24 переходят взакрытое состояние, в результате чего на входе операционного усилителяустанавливается нулевое напряжение,а ключи 22 и 24 переходят в открытоесостояние, в результате чего происходит быстрая разрядка конденсаторов 27и 29 и срыв работы второго интегратора,При установлении на выходе второго инте" .г"гратора нуля асе ключи устройствапереходят в начальное нормальное состояние; ключ 31 второго интеграторазамыкается, что приводит к срыву работы последнего, ключи 23 и 18 пере"ходят а открытое состояние и на втором входе блока .б сравнения появляется пороговое напряжение с выхода пер"вого сумматора 1. В результате срываработы второго интегратора напряжение она входы клюцей 21, 22 и 24 перестаетпоступать и восстанавливается первоначальное состояние устройства.Во время существования пейсмекер"ного потенциала, т.е.напряжения на вы ходе интегратора 3, равного пороговому напряжению на втором входе блокасравнения 6 к моменту размыкания ключей 18 и 23, напряжение поступает навход преобразователя 1 б напряжения 20. в частоту и управляет его частотой.Затем импульсы с частотой, пропорцио".нальной напряЖению управления постуФпают на вход блока 17 формирователявыходных импульсов. Так как пейсмекерный потенциал дискретный и имеетпрямоугольную форму, то на выходеустройства появляются дискретные пач"ки импульсов, продолжительность каж"дой пачки при этом равна продолжитель ности пейсмекерного потенциала, а частота следования импульсов в пачкепропорциональна его напряжению, В момент прекращения генерации пейсмекер"ного потенциала на выходе устройствапрекращается генерация импульсоа,которые вновь появляются при возникновении нового пейсмекерного потенциала,Устройство предназначено для моде олирования самоорганизующихся системи систем распознавания образов,формула изобретения 451 Устройство для моделированияпейсмекерного нейрона, содержащеепервый и второй преобразователи частоты в напряжение, выходы которыхсоединены соответственно с первым ивторым входом первого сумматора,первый блок сравнения, выход которогочерез преобразователь напряжения вчастоту соединен с входом блока форми"роаания выходных импульсов, о т л и55цающееся тем, что, сцельюрасширения функциональных возможнос"тей за счет учета ритмоводящих механизмов центральной нервной системы,в него дополнительно введены первыйи второй управляемые интеграторы, ис"точник напряжения, элемент задержки,второй сумматор, второй блок сравнения, ключ и преобразователи частотыв напряжение, причем выход источниканапряжения подключен к первым входампервого и второго управляемых интеграторов, первому входу второго сумматора и третьему входу первого сумматора, выходы третьего и четвертогопреобразователей частоты в напряжениесоединены соответственно с вторым итретьим входами второго сумматора,выход которого подключен к первомувходу второго блока сравнения, выходкоторого соединен со вторым входомпервого управляемого интегратора,выход которого через элемент задержки подключен ко второму входу второго управляемого интегратора, выходкоторого соединен со вторым входомблока сравнения, выходы пятого и шестого преобразователей частоты в напряжение соединены соответственно стретьим и четвертым входами второгоуправляемого интегратора, выходыседьмого и восьмого преобразователейчастоты в напряжение подключены соответственно к третьему и четвертомувходам первого управляемого интегратора, выход которого соединен с первым входом первого блока сравнения,выход которого подключен к управляющему входу ключа и пятому входу пер"вого управляемого интегратора, выходпервого сумматора соединен с информационным входом ключа, выход которогоподключен ко второму входу первогоблока сравнения,2, Устройство по п.1, о т л ич а ю щ е е с я тем, цто первый упрааляемый интегратор содержит тримасштабирующих резистора, разделительный конденсатор, четыре ключа, два операционных усилителя, в цепь обрат" ной связи каждого из которых включенинтегрирующий конденсатор, причем первые выходы первого, второго и третьего масштабирующих резисторов являются соответственно первым, третьим и четвертью входами первого управляемого интегратора, вторые выходыпервого, второго и третьего масштабирующих резисторов соединены с информационным входом первого ключа, выход которого подключен к входу первого операционного усилителя, выход которого соединен с информационнымвходом второго ключа, выход которого через разделительный конденсатор подключен к входу второго операционного усилителя, выход которого является выходом первого управляемого интегра тора, третий и четвертый ключи вклю" цены в обратную связь соответственно первого и второго операционного усилителя, управляющие входы первого,третьего и четвертого ключей обьеди" 1 в иены и являются вторым входом первого управляемого интегратора, управляющий вход второго ключа является пятым входом первого управляемого ключа.3. Устройство по п.1. о т л и ч а - 15 ю щ е е с я тем, что второй управляемый интегратор содержит три масштабирующих резистора, операционный усилитель, ключ и инвертор, причем первые выходы первого, второго и третье- го го масштабирующих резисторов являются 1 Осоответственно первым, третьим и четвертым входами второго управляемого интегратора, вторые выходы первого, второгО и третьего масштабирующих резисторов объединены и через операционный усилитель соединены с входом ин" вертора, выход которого является вы" ходом второго управляемого инвертора, ключ включен в обратную связь интегратора, управляющий вход ключа является вторым входом второго управляемого интегратора. Источники информации,принятые во внимание при экспертизе1, Авторское. свидетельство СССРпо заявке Нф 2739218/18-24,кл. а 06 С 7/60. 26.09.79.2. Авторское свидетельство СССРЮ 647698, кл. 6 06 О 7/60, 1979 (про,тотип).г Составите Л, Тер итонци о Т д Е. е одписное ак Ужгоро ул. Проектная едактор Н. Ромте т т т ееие е е е т е т е т76/75 Тираж 748ВНИИПИ Государственногпо делам изобретений113035, Москва, Ж, Раутеттвввтевевевте филиал ППП "Патент комитета СССоткрытийкая наб., д. орректор М. Коста