Статистический анализатор выбросов и провалов напряжения

(72 (56 стей выброс лизатор со КЯ-триггер, ратор длит напряжени преобразов менного на ф-лы, 4 ил.(54) БР (57) ритванэлевалеээй ние ан вы ан б лобросвре пров В,Я. Майер (ЗО) и Зения (МО)1, Авторское свидетельство СССР42599, кл. 6 01 й 19/04, 1981.2, Авторское свидетельство СССР47775, кл. 6 01 й 19/04, 1982,СТАТИСТИЧЕСКИЙ АНАЛИЗАТОР ВЫСОВ И ПРОВАЛОВ НАПРЯЖЕНИЯИзобретение относится к электроизмельной технике и может быть использоИзобретение относится к электроизмельной технике и может быть использопри аппаратурном контроле качества трической энергии по выбросам и пром действующего значения напряжения, Целью изобретения является расширефункциональных возможностей устройза счет одновременного параллельного иза как амплитуды, так и длительности росов и провалов напряжения. На фиг, 1 представлена функциональсхема предлагаемого статистического изатора выбросов и провалов напряже на фиг. 2 - блок-схема аналого-цифроо преобразователя; на фиг. 3 -схема дешифратора длительности выов и провалов напряжения; на фиг. 4 - енные диаграммы напряжений на вых отдельных составных элементов, илрирующие его работу. Статистический анализатор выбросов иалов напряжения содержит преобразо Ы 2 1837325 А 1 ов и провалов напряжения, Анадержит пороговый элемент, счетчик, блоки памяти, дешифельности выбросов и провалов я, регистр, аналого-цифровой атель и преобразователь перепряжения в постоянное. 2 з.п. ватель 1 переменного напряжения в постоянное, вход которого является информациОн ны м Входом устройстВа, д Выход подключен к точке, объединяющей вход порогового элемента 2 и информационный вход А аналого-цифрового преобразователя 3, входы запуска Б и сброса В которого соответственно соединены с прямым и инверсным выходами ЙЗ-триггера 4, нулевым входом подключенного к выходу переноса счетчика 5 адреса, счетный вход которого объединен с информационным входом 3 дешифратора 6 длительности выбросов и провалов напряжения, с входом разрешения записи регистра 7 адреса и входами выборки и записи ОЗУ 8, и подключен к выходу готовности Ж АЦП 3, информационными выходами Г, Д, Е соединенного с соответствующими входами ОЗУ 8, адресные входы младших и старшего разрядов регистра 7 адреса подключены к кодовым выходам счетчика 5 адреса и выходу порогового зле 1837325И 16, элементы ИЛИ - НЕ 17 и 18, генератор 19 тактовых импульсов, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 20, реверсивный счетчик 21 и цифроаналоговый преобразователь (ЦАП) 20 22. При этом каждый из амплитудных анализаторов 12 и 13 содержит по два пороговых элемента 23 и 24, подключенным выходами к элементу ИЛИ 25, а реверсивный счетчик 21 состоит из трех последовательно-парал лельно соединенных через элементы ИЛИ 26 и 27 групп младших 28, средних 29 и старших 30 разрядов, счетные выходы которых объединены и подключены через элемент И 16 и выходу генератора 19 тактовых 30 импульсов. Входы реверсивного счетчика 35 мента 2 соответственно, Вход разрешения считывания регистра 7 адреса обьединен с входами выборки и записи ОЗУ 9 и подключен к стробирующему выходу К дешифратора 6 выбросов и провалов напряжения, управляющий выход Л которого соединен с входом установки нуля регистра 7 адреса, а информационный выход М - подключен к соответствующему входу ОЗУ 9, адресными входами соединенного с информационными выходами регистра 7 адреса.Аналого-цифровой преобразователь 3 выполнен в виде комплексного блока, содержащего управляемый ключ 10, компаратор 11, амплитудные анализаторы 12 и 13, триггер 14 знака элемент ИЛИ 15, элемент 21, разрешающие операцию "Сложение" (+) и "Вычитание" Я, соединены соответственно с прямым и инверсным выходами триггера 14 знака, единичный и нулевой входы которого соответственно объединены с входами параллельно соединенных элемента ИЛИ 15, элемент ИЛИ-НЕ 17 и пороговых элементов 23 и 24 амплитудных анализаторов 12 и 13. подключены к выходам "Больше"и "Меньше"компаратора 11, Выход элемента ИЛИ 15 соединен со статическим входом элемента И 16. Выход элемента ИЛИ 25. являющийся выходом амплитудного анализатора 12, подключен к первым входам элемента ИЛИ - НЕ 18 и ИСКЛЮЧАЮЩЕГО ИЛИ 20, а также разрешающему счет входу группы старших разрядов ЗО. Выход амплитудного анализатора 13 соединен со вторыми входами элемента ИЛ Ив НЕ 18 и ИСКЛЮЧАЮЩЕГО ИЛИ 20, выходы которых соответственно подключены к разрешающим счет входам групп младших 28 и средних 29 разрядов, Выходы групп младших 28, средних 29 и старших 30 разрядов, являющиеся кодовыми выходами реверсивного счетчика 21, соединены с входами ЦАП 22, выход которого подключен к опорному входу компаратора 11, сигнальным входом соединенного с выходом ключа 10, Инфор 5 10 15 40 45 50 55 мационный вход ключа 10 соединен с входом ААЦП 3, а управляющий вход- с входомБ АЦП 3, к выходу Ж которого подключен выход элемента ИЛИ-НЕ 17, Вход установки нуля реверсивного счетчика 21 соединенс входом В АЦП, а кодовые выходы - с выходами Г,Д, ЕАЦПЗ,Дешифратор 6 длительности выбросов и провалов напряжения состоит иэ счетного тригге ра 31, генератора 32 тактовых импульсов, элементов И 33-36, элементов задержки 37-40, счетчиков импульсов 41 и 42, и элементов ИЛИ 43 - 45. При этом прямой выход счетного триггера 31 подключен к точке, обьединяющей вход элемента 37 задержки, первый статический вход элемента И 33 идинамический вход элемента И 34, а инверсный выход - к точке, объединяющей вход элемента 38 задержки, первый статический вход элемента И 35 и динамический вход элемента И 36; Выход генератора 32 тактовых импульсов соединен с динамическими входами элементов И 35 и 33, выходы которых соответственно подключены к счетным входам счетчиков импульсов 41 и 42, выходами соединенных через элемент ИЛИ 43 с выходом М дешифратора, Входы установки нуля счетчиков 41 и 42 объединены с входами элемента ИЛИ 44 и подключены к выходам элементов задержки 39 и 40 соответственно, входы которых объединены с входами элемента ИЛИ 45 и подключены к выходам элементов И 36 и 34 соответственно, статистическими входами соединенных с выходами элементов задержки 37 и 38 соответственно, Вход счетного триггера 31 соединен с входом 3 дешифратора 6, к входу И которого подключены объединенные вторые статические входы элементов И 33 и 35, а выходы элементов ИЛИ 45 и 44 соединенысоответственно с выходами К и Л дешифратора 6 длительности выбросов и провалов напряженйя.Устройство работает следующим образом.Переменный выходной сигнал Овх преобразуется блоком 1 в постоянный, который изменяется скачком в соответствии с изменением огибающей напряжения сети. Это позволяет наглядно получить характеристику исследуемого напряжения сети, которому присущи выбросы и провалы, что в значительной степени упрощает процесс его обработки и следовательно одновременный параллельный анализ как амплитуды, так идлительности выбросов и провалов.Таким образом, преобразуемое напряжение постоянного тока Охс выхода преобразователя 1 подается на пороговый элемент 2, порог срабатывания которого ра 1837325ве ан ва пр 10 по 11, ме Оь ци Пр ос тая ши ст ни от пр ст ве (м ра сч де ст уп тэ ив ра но гд со ср мо ту по ме со сч ны И та ст ис эт ля гр ну И и 55 номинальному напряжению Оном, и нэого-цифровой преобразователь 3.По сигналу "Пуск" триггер 4 устанавлися в единичное состояние. При этом, вобразователе 3 аналог-код (фиг. 2), ключамыкается и измеряемая величина Охается на сигнальный вход компаратораде она уравновешивается дискретно иэяющейся компенсирующей величинойпоступающей на его опорный вход изроаналогового преобразователя 22,этом в преобразователе 22 код-аналогществляется неравномерно - ступенчаотработка О эа счет того, что при больразбалансах отработка сразу ведетсяшими разрядами, а по мере уменьшенапряжений разбалансов поочередноючаются старшие разряды, и окончаниецесса отработки осуществляется толькоенями младшего разряда. Для эого ресивный счетчик 21 имеет три группыадших, средних и старших) двоичныхрядов 28, 29, 30 (фиг. 2), направлениеа импульсов в каждом из которых опреяется сигналами с компаратора 11, попающими нэ триггер 14 знака,авляющий шинами сложения "+" и вычиия "-" счетчика. Схема (фиг. 2) перестрается в структуру уравновешенияличными ступенями при значениях раэти Ь О=Ох-О 1, напримерг ЬО 16 г;16 г ЛО 64 г;64 г ЬО,г- значение ступени младшего разряда,тветственно для групп младших 28,дних 29 и старших 30 разрядов, с поью пороговых элементов 23 и 24 амплиных анализаторов 12 и 13, При этомоги срабатывания Оср пороговых элетов 23 и 24 анализаторов 12 и 13 должнытветствовать весам двоичных разрядовтчика 21, например:Оср 23 = + 64 г;12Оср 24 = - 64 г;12Оср 2 з = + 16 г;1 ЗОср 24 =- 16 г.13Распределение импульсов с амплитуданализаторов 12 и 13 на входах схемИ - НЕ 18 и ИСКЛЮЧАЮЩЕГО ИЛИ 20, аже на разрешающем счет входе группырших разрядов 30 показано на фиг. 2 дляодного состояния, когда Л О = О, Прим на выходе элемента ИЛИ-НЕ 18 появтся единица, которая подготавливаетппу младших разрядов 28 к работе. аи с выходов схемы ИСКЛЮЧАЮЩЕГОИ 20 и амплитудного анализатора 13 защают работу в группах средних и стар 5 10 15 20 25 30 35 40 45 50 ших разрядов 29 и 30 соответственно, Однако в группе младших разрядов 28 счет импульсов не происходит, так как схема И 16 закрыта нулевыми сигналами с выходов компаратора 11 и импульсы опорной частоты от генератора 19 импульсов не поступают. Крометого на выходе элемента ИЛИ - НЕ 17 появляется единичный сигнал, который прикладывается к входам счетного триггера 31 (фиг. 3) и счетчика 5 адреса, состояние каждого из которых изменяется по спаду этОГО сиГнала,Таким образом. при подключении измеряемого напряжения Ох в момент времени т 1(фиг, 4), наступление разбаланса Ох Оном приводит к срабатыванию порогового элемента 2, выходное единичное напряжение которого прикладывается к адресному входу старшего разряда оперативного запоминающего устройства 8 и к информационному входу старшего разряда счетчика 7 адреса, а наступление разбаланса ОхО - к срабатыванию компаратора 11, на прямом выходе которого появляется сигнал больше 64 г, который вызывает появление единиц на прямом выходе триггера 14 знака, на статическом входе элемента И 16 и на выходах пороговых элементов 23 амплитудчых анализаторов 12 и 13, а также нуля на выходе элемента ИЛИ - НЕ 117, При этом схемы ИЛИ - НЕ 18 и ИСКЛЮЧАЮЩЕЕ ИЛИ 20 блокирует счет импульсов в группах младших и средних разрядов 28 и 29, а амплитудный анализатор 13 включает в работу сразу старшие разряды 30 реверсивного счетчика 21, установленного триггером 14 знака на сложение импульсов опорной частоты, поступающих через открытую схему И 16 от генератора 19 импульсов. В этот момент, в дешифраторе 6 длительности выбросов и провалов напряжения (фиг. 3), счетный триггер 31 открывает схему И 33, через которую в счетчик 41 начинают поступать импульсы от тактового генератора 32, Когда разность Ь О 64 г, в момент времени т 2 (фиг, 4), старшие разряды 30 (фиг. 2) отключаются, а импульсы от генератора 19 импульсов заносятся сначала в средние разряды 29 (на интервале времени 12 - тз), затем в младшие разряды 28 при Ь О 16 г, в момент времени тз (фиг. 4), При Ь О г, в момент времени И, компаратор 11 возвращается в исходное состояние и схема И 16 закрывается. Счетчик прекращает считать и остающееся на его выходе неизменным число, соответствующее величине выброса напряжения О,=163,5 г (фиг, 4) появляется на выходах Г, Д, Е АЦП 3, и тем самым на информационных входах ОЗУ 8. Разрешение на запись30 35 40 45 50 55 числа в блок 8 памяти дает единичный сигнал элемента ИЛИ-НЕ 17, включенного на два выхода компаратора 11, по адресу, указанному пороговым элементом 2 и счетчиком 5, который также записывается в регистр 7 адреса.В момент времени т 5 (фиг, 4), измеряемое напряжение становится равным Ог, что снова приводит к неравенству Ох Оь, то срабатывает только пороговый элемент 23 амплитудного анализатора 13. В результате чего, на выходе схемы ИСКЛЮЧАЮЩЕГО ИЛИ 20 появляется единица, которая разрешает счет импульсов в группе средних разрядов 29, а младшие и старшие разряды 28 и 30 блокированы нулями с выходом элемента ИЛИ-НЕ 18 и амплитудного анализатора 12 соответственно, Кроме того на выходе элемента ИЛИ-НЕ 17 опять возникает нулевой импульс. При этом, в момент появления нуля на выходе элемента ИЛИ-НЕ 17, счетчик 5 переходит в следующее состояние, а счетный триггер 31 (фиг. 3) перебрасывается на нуль, В результате этого в дешифраторе 6 длительности выбросов и провалов напряжения (фиг, 3), схема И 33 закрывается, а элементы И 35 и 36 открываются, При этом счетчик 41 импульсов прекращает считать и остающиеся на его выходе неизменным число, соответствующее длительности указанного выброса напряжения (интервал времени т 1-15, фиг. 4) появляется на выходе М дешифратора 6, и тем самым на информационном входе ОЗУ 9. Разрешение на запись числа в блок 9 памяти дает единичный сигнал, образуемые за время т 1 на выходе схемы И 36 и подаваемый через элемент ИЛИ 45 на выход Кдешифратора, по адресу, считываемому из регистра 7 адреса. Затем через время т 2 указан н ый сигнал достигает выхода элемента 39 задержки и сбрасывает на нуль счетчик 41 импульсов, а также через элемент ИЛИ 44 - регистр 7 адреса, В этот момент, через открытую схему И 35, импульсы от тактового генератора 32 поступают на счетный вход счетчика 42. Когда Ь О 16 г в момент времени 18(фиг. 4), средние разряды 29 (фиг, 3) отключаются, и тактовые импульсы заносятся в младшие разряды 28, По окончании процесса данной отработки в момент времени т 7 (фиг, 4), выходной код реверсивного счетчика 21, соответствующий величине выброса напряжения Оа=201 г, записывается в ОЗУ 8.Если в момент времени тв (фиг. 4), напряжение уменьшается и становится ОномОх Оь то пороговый элемент 2 возвращается в исходное состояние и его выходное напряжение принимает нулевое 5 10 15 20 25 значение, а на инверсном выходе компаратора 11 появляется отрицательный сигнал, модуль которого больше 64 г. Это приводит к срабатыванию пороговых элементов 24 амплитудных анализаторов 12 и 13, и установке триггера 14 знака в нуль. При этом, отработка ведется группой старших разрядов 30, В этот момент, в дешифраторе 6 длительности И 35 и открывает элементы И 33 и 34. При этом счет импульсов в счетчике 42 прекращается и с его выхода код, соответствующий длительности данного выброса нап ряжения (интервал времени иВ, фиг.4), поступает через элемент ИЛИ 43 на выход М дешифратора и записывается в ячейки блока 9 памяти, В этот момент тактовые импульсы от генератора 32 снова поступают на счетчик 41. Затем, когда Ь О 16 г в момент времени тэ (фиг. 4), пороговые элементы 24 амплитудных анализаторов 12 и 13 возвращаются в исходное состояние и процесс отработки продолжается группой младших разрядов 28, по окончании которого(момент времени т 1 о) информация с выходов разрядов счетчика 21, соответствующая величине провала напряжения Охз=70 г(фиг.4), записывается в блок 8 памяти,Таким образом, осуществляется накопление информации в блоках памяти устройства, Работа анализатора как при выбросах, так и при провалах напряжения аналогична,. Только накопление информации в ОЗУ 8 и 9 осуществляется по адресам вида ХХХХХХХ 2 при выбросах, а при провалах - ОХХХХХХХ 2. При этом максимальное количество информации определяется циклом работы 2" двоичного счетчика 5, который, переводя по сигналу переноса ЙЯ-триггер 4 в нуль, возвращает АЦП 3 в исходное состояние по окончании анализа сигналов.После накопления достаточного объема информации по содержимым ОЗУ 8 и 9 строятся гистограммы или функции зависимости выбросов и провалов от реального времени их распределения, по которым более достоверно оценивается качество напряжения исследуемой электрической сети,Положительным эффектом предлагаемого изобретения является то, что обработка информации в процессе анализа случайного процесса выбросов и проваловнапряжения осуществляется с помощью преобразователя 1 переменного напряжения в постоянное, аналого-цифрового преобразо вателя 3 и дешифратора 6длительности выбросов и провалов напряжения, а ее накопление и хранение - в ячейках оперативных запоминающих, устройств 8 и 9, что способствует одновременному параллельному анализу как амплитуды, так иительности выбросов и провалов напряения, и тем самым существенному расшиению функциональных возможностей у тройства.Экономическая эффективность предлаемого устройства определяется теми регурующими воздействиями как на уровне, к и на длительности выбросов и провалов йствующего значения напряжения, котоые осуществляются на основании измереий; 10 Формула изобретения1, Статистический анализатор выбросовпровалов напряжения, содержащий поро говый элемент, ВЯ-триггер, счетчик и перыйблокпамяти, отлича ющийся тем, то, с целью расширения функциональных озможностей за счет анализа длительнооти выбросов и провалов напряжения, в не го введены дешифратор длительности ыбросов и провалов напряжения, второй лок памяти, регистр, аналого-цифровой реобразователь и преобразователь переенного напряжения в постоянное, вход ко торого является информационным входом нализатора, а выход подключен к информаионному входу аналого-цифрового преобазователя и через пороговый элемент - к таршим разрядам адресного входа перво о облока памяти и информационного входа егистра, выход которого соединен с адресым входом второго блока памяти, инфорационный вход которого подключен к ервому входу дешифратора выбросов и 35 ровалов напряжения, второй выход котоого соединен с входом установки нуля реистра, а третий выход подключен к входу правления записью и считывания второго лока памяти и входу разрешения считыва ия регистра, младшие разряды информаионного входа регистра и адресного входа ервого блока памяти соединены с инфорационным входом счетчика, выход переолнения которого подключен к В-входу 45 риггера, Я-вход которого является входомуска анализатора, а прямой выход соединен с информационным входом дешифратоа выбросов и провалов напряжения и ходом запуска аналого-цифрового преоб азователя, вход сброса которого соединен инверсным выходом триггера, а выход кона работы подключен к счетному входу счетика, к входу запуска дешифратора ыбросов и провалов напряжения и входам 55 правления записью регистра и управления аписью-считыванием первого блока памяи, информационный вход которого подключен к выходу аналого-цифрового преоб разователя,2. Анализатор по и. 1, о т л и ч а ю щ и йс я тем, что аналого-цифровой преобразователь содержит реверсивный счетчик, блок сравнения, ключ, два элемента ИЛИ - НЕ, элемент ИЛИ, триггер, элемент И, цифроаналоговый преобразователь, два амплитудных анализатора, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и генератор тактовых импульсов, выход которого соединен с первым входом элемента И, выход которого подключен к счетному входу реверсивного счетчика, разрядный выход которого соединен с входами цифроаналогового преобразователя, выход которого подключен к первому входу блока сравнения, второй вход которого соединен с выходом ключа, информационный и управляющий входы которого являются соответственно информационным и пусковым входами преобразователя, входом сброса которого является вход сброса реверсивного счетчика, выход "Больше" блока сравнения соединен с первыми входами амплитудных анализаторов, с Я-входом триггера и первыми входами первого элемента ИЛИ - НЕ и элемента ИЛИ, выход которого подключен к второму входу элемента И, выход "Меньше" блока сравнения подключен к вторым входам амплитудных анализаторов, к В-входу триггера и вторым входам элемента ИЛИ и первого элемента ИЛИ-НЕ, выход которого является выходом конца работы преобразователя, выход первого амплитудного анализатора соединен с первыми входами второго элемента ИЛИ-НЕ и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которых и одкл ючен ы к выходу второго амплитудного анализатора, выходы второго элемента ИЛИ-НЕ, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и первого амплитудного анализатора подкл;очены соответственно к разрядным входам разрешения счета реверсивного счетчика, суммирующий и вычитающий входы которого соединены соответственно с прямым и инверсным выходами триггера.3. Анализатор по и. 1, отл ича ющ и й с я тем, что дешифратор длительности выбросов и провалов напряжения содержит счетчики, элементы задержки, элементы И, ИЛИ и генератор тактовых импульсов, выход которого соединен с первыми входами первого и второго элементов И, выходы которых подключены к счетным входам одноименных счетчиков, выходы которых соединены с входами первого элемента ИЛИ, выход которого является первым выходом дешифратора, информационный вход которого соединен с вторыми входами первого и второго элементов И, вход запуска дешифратора подключен к счетному входутриггера, прямой выход которого соединен с третьим входом первого элемента И, с первым входом третьего элемента И и через первый элемент задержки - с первым входом четвертого элемента И, выход которого подключен к первому входу второго элемента ИЛИ и через второй элемент задержки - к входу обнуления первого счетчика и первому входу третьего элемента ИЛИ, выход которого является вторым выходом дешифратора, третьим выходом которого является выход второго элемента ИЛИ, инверсный выход триггера соединен с третьим входом второго элемента И, вторым входом четвертого элемента И и через третий элемент 5 задержки - с вторым входом третьего элемента И, выход которого соединен с вторым входом второго элемента ИЛИ и через четвертый элемент задержки подключен к второму входу третьего элемента ИЛИ и входу 10 обнуления второго счетчика,ректор М.Ткач Тираж Подписноеного комитета по изобретениям и открытиям при ГКНТ ССС 035, Москва, Ж, Раушская наб., 4/5 арина, 101 здательский комбинат "Патент", г. Ужгород