Устройство для подавления сетевой помехи в системах регистрации биопотенциалов

(9) 51)5 А 61 В 5/О ГОСУДАРСТВЕННОЕ ПАТЕНТНВЕДОМСТВО СССР(73) Ак ент США Рв 4408615 В 5/04, опублик, 19 РОЙСТВО ДЛЯ ПО ПОМЕХИ В СИСТЕМ ИОПОТЕНЦИАЛОВ бретение относится . Устройство содер соединенные за 1 и первый суммато 83.ДАВЛЕНИЯ САХ РЕГИСТР к медицинской жит последоварадительный р 2, а также засумма(56) Пат кл.,А 6 (54) УС ТЕВОЙ ЦИИ Б (57) Из техник тельно фильтр ебедев, В,А.Манеев и С,В.Лебеденерное общество "ВНИИМП-ВИпоминающии элемент 4, второй сумматор 6, второй вход которого, связанный с вторым входом первого сумматора и входом заградительного фильтра, подключен к источнику входного сигнала. Для расширения динамического диапазона устройство снабжено третьим сумматором 3, включенным между выходом первого сумматора и входом запоминающего устройства, и блоком 5 подавления помехи переходного процесса, включающим задатчик константы, сумматор и два перемножителя, причем первый вход блока подключен к выходу запоминающего устройства, второй вход - к выходу третьего сумматора, первый выход связан с первым входом выходного сумматора, а второй - с вторым входом дополнительного третьего БИзобретение относится к медицинской технике, а именно, к системам снятия биопотенциаловстелачеловека,например,при электрокардиографии или энцефалографии, характеризующихся тем, что информационная область спектральных составляющих биосигиалов совпадает с частотой промышленной сети 50-60 Гц, а также может быть использовано в общетехнических приборах, где требуется подавление узкополосной помехи.Цель изобретения - расширение динамического диапазона путем фильтрации сетевой помехи во всем диапазоне изменений полезного сигнала,На фиг. 1 изображена функциональная блок-схема предлагаемого устройства; иа фиг. 2 - варианты (а, б) выполнения блоксхемы блока подавления помехи переходного процесса; на фиг. 3 - временные диаграммы входных и выходных сигналов.Устройство содержит последовательно соединенные заградительный фильтр 1, первый сумматор 2, третий сумматор 3, запоминающее устройство 4, блок 5 подавления помехи переходных процессов (БПП 5) и второй сумматор б, Вход заградительного фильтра 1 и вторые входы первого 2 и второго б сумматоров подключены к источнику входного сигнала,Второй сумматор б является выходным сумматором, на выходе которого формируется полезный сигнал, очищенный от помех,Второй вход блока 5 подавления помехи переходного процесса подключен к выходу третьего сумматора 3, а второй выход БПП 5 соединен со вторым входом этого сумматора 3,Заградительный фильтр 1 служит для первичного подавления сетевой помехи во входной смеси сигнала. Он может быть выполнен различными способами последовательным соединением запоминающего устройства. служащего для запоминания сигнала с помехой на время, равное или кратное периоду сетевой помехи, с вычитателем, второй вход которого объединен со входом запоминающего устройства и подключен к источнику сигнала с помехой, а выход является выходом заградительного фильтра.Блок 5 подавления помехи переходного процесса служит для формирования иа своем первом выходе сигнала сетевой помехи, очищенной от дополнительных помех, возникших в предыдущих блоках устройства в результате переходных процессов. БПП 5 содержит задатчик константы 7,сумматор 8 и два перемножителя 9 и 10, В примере реализации, показанном нафиг. 2 а, выход эадатчика 7 соединен с первыми входами перемиожителей 9 и 10. вторые входы которых. образуют, 5 соответственно. первый и второй входыБПП. 5, причем второй вход первого пере- множителя 9 объединен с одним из входов сумматора 8. Выход перемножителя 9 соединен с другим входом сумматора 8. выход "0 которого является вторым выходом БПП 5,соединенным со вторым входом сумматора 3, а выход второго перемиожителя 10 является первым выходом БПП 5, связанным с первым входом сумматора 6.15 Задатчик константы 7 служит для задания числа эффективного суммирования сетевой помехи и, соответственно, подавления помехи переходного процесса.Он может быть выполнен в виде ПЗУ, в па мять которого записано значение константы.Сумматор 8 в этом варианте выполнения БПП 5 служит для уменьшения сигнала с выхода запоминающего устройства 4 на 25 строго нормированную величину= равную(1-К), где К - константа, запомненная в эадатчике 7, Уменьшение сигнала обеспечивается вычитанием из входного сигнала этого же сигнала, уменьшенного в перемножите ле 9 в 1/К раз. Сумматор 8 может быть выполнен как типовое арифметическое устройство вычислительной техники.Перемножители 9 и 10 служат для изменения амплитуды сигнала в соответствии со 35405055 значением константы, подаваемой иа их первые входы.Построение БПП 5 по описанной схеме реализации целесообразно при выполнении устройства подавления сетевой помехина 8-ми разрядных микропроцессорах, где слабо развита система микрокоманд. При этом целесообоазно приводить схему и алгоритм вычисления к однотипным решениям: в нашем случае двухкратно используется процедура умножения иа одно и то же число.В случаях использования более мощных, 16-ти разрядных микропроцессоров, имеющих встроенные команды умножения, целесообразна реализация блок-схемы БПП5 в соответствии с фиг. 2 б.При этом, блок 5 образован теми же структурными элементами, что и в первом варианте реализации, при изменении связей между ними так, как это показано иафиг, 2 б, Вторым выходом БПП 5 в этом варианте является выход перемножителя 9, а задатчик константы 7 имеет два выхода, один из которых, подключенный также к первому входу перемножителя 10, выдает прежнее,.начини. консганы К, а второй -значение новой константы, численно равной единице. В этом случае задатчик константы 7 может быть выполнен на той же микросхеме, что и в первом варианте, т.к, эта микросхема позволяет запоминать до 16-ти констант, а сумматор 8 с учетом знакового сложения формирует новое значение константы 1 - К, которое подается на первый вход перемножителя 9 и определяет эффективное накопление сетевой помехи с заданным коэффициентом 1-К при последующем суммировании в сумматоре 3,Устройство работает следующим образом,В,исходном состоянии запоминающее устройство 4 обнулено, эадатчик 7 выдает выбранное разработчиком значение К, например, равное К=1/64, на первые входы перемножителей 9 и 10 (в первом варианте выполнения БПП 5, фиг. 2 а), или на первые входы перемножителя 10 и сумматора 8(при втором варианте БПП 5, фиг,:2 б) и сигнал ,"1" на второй вход сумматора.8,Значение 1/К определяет степень подавления переходных помех (т.е. в данном случае в 64 раза). На вход эаграждающего фильтра 1 и вторые входы сумматоров 2 и 6 подается смесь сигнала с сетевой помехой (фиг, 3 а), Эта смесь сигнала с помехой незамедлительно возникает на выходе сумматора 6, т.е, устройства в целом, вследствие чего определенное время, отсчитываемое от момента включения системы, очищающие свойства устройства не проявляются, Это время можно условно определить как "процесс включения",В заградительном фильтре 1 иэ входного сигнала вычитается сигнал, задержанный на период сетевой помехи. в результате чего на его выходе формируется полезный сигнал, искаженный помехой переходного процесса, имеющего место в заградительном фильтре 1 (см. фиг. 3 в),При. поступлении этого сигнала на первый вход сумматора 2, на втором входе которого присутствует смесь полезного сигнала с сетевой помехой в противофазе сигналу, поступающему на первый вход, в результате взаимного вычитания этих сигналов на выходе сумматора 2 выделяется смесь сетевой помехи с помехой переходного процесса, а собственно полезный сигнал вычитается, т,е. в смеси на выходе сумматора 2 отсутствует (см, фиг, 3 с),Ввиду обнуления в исходный момент запоминающего устройства 4, в исходном состоянии на входе сумматора 8 БПП 5(при работе схемы по первому варианту, фиг, 2 а), связанном с выходом запоминающего устройства 4, и втором входе перемножите 1020253035 4045 щего устройства 4 этот сигнал уменьшается 50 55 в целях перемножителя 9 и сумматора 8 в (1-К) раз(при любом варианте схемы БПП 5), где К - заложенное в память задатчика 7 значение константы. и в.сумматоре 3 складывается со следующим периодом суммарной помехи, поступающей от сумматора 2. Благодаря указанному подбору запаздывания при считыцании иэ запоминающего ус-тройства 4, помеха на выходе сумматора 3 увеличивается эа счет удвоения (увеличения в 2-К раэ, где К - малое число, равное в ля 9 а данный момент присутствует нулевойсигнал. При этом на втором входе сумматора 8, а следовательно, на его выходе и, тем самым, на втором входе сумматорайТ 3 кже формируется нулевой сигнал.По второму варианту исполнения БПП 5(фиг. 2 б) в исходном состоянии из-за обнуления запоминающего устройства 4 нулевой сигнал присутствует на втором входеперемножителя 9, на первсм входе которого сформирована новая константа 1 - К задатчиком 7 и сумматором 8. При этом на выходе перемножителя 9, образующем второй выход БИП 5. соответственно на втором входе сумматора 3 также формируется нулевой сигнал.В результате, в этот момент через сумматор 3 смесь сетевой помехи с помехой переходного процесса без какого-либо изменения в сумматоре 3 одновременно попадает на вход запоминающего устройства 4 и второй вход блока 5 подавления помехи переходного процесса (см. фиг. 3 О).В блоке 5 эта смесь в перемножителе 10 умножается на константу К, являющуюся малым числом (в данном примере К/64), что приводит к появлению напервом выходе блока 5 и, соответственно, на первом входе сумматора .6 сильно ослабленной (в 1/К раза) помехи, практически не заметной по сравнению с большой исходной сетевой помехой, поступающей в смеси.с сигналом на второй вход сумматора 6. На этом периодукаэанного выше условного "процесса включения" заканчивается.Дальнейшая работа устройства сводится к периодическому запоминанию выходного напряжения сумматора 3 в запоминающем устройстве 4 и считыванию с тем же периодом этого напряжения с запаздыванием, равным или кратным периодусетевой помехи (период записи и считывания так же кратен периоду сетевой помехи). Эта периодичность записи и считывания устанавливается выбором кратности тактовойчастоты запоминающего устройства 4 с частотой сетевой помехи.При первом считывании из запоминаю 1831322вый член растет пропорционально числу циклов запоминания и суммирования, а отрицательная составляющая также возрастает, в конце концов ограничивая рост общего результата. Последовательность "сходится", Это можно показать математически и легко проверяется при конкретных реализациях устройства. По истечении примерно Зфк 1/К циклов суммирования, рост доли сетевой помехи в помехе на выходе сумматора3(фиг. 3 3 И) практически прекращается, а ее значение при этом асимптотически приближается к значению, в 1/К раз превышающему исходное значение доли сетевой помехив суммарной помехе на выходе сумматора 2, Можно считать, что "процесс стабилизации" завершен и начинается фильтрация сетевой помехи.В результате описанного процесса суммирования обеспечивается рост доли сетевой помехи, однако рост доли сетевой помехи переходного процесса, присутству 40 50 нашем примере 1/64) доли сетевой помехив суммарной помехе, причем доля помехипереходного процесса практически не меняется иэ-зотсутствия когерентности с периодом запаздывания при считывании 5(периодом сетевой помехи),Сформированная таким образом на выходе сумматора 3 помеха вновь поступает взапоминающее устройство 4, где запоминается, а также приходит на второй вход БПП 105, где ее амплцтуда уменьшается перемножителем 10 в 1/К раз. При этом доля сетевойпомехи на выходе перемножителя 10 составляет 2 - К/К от ее исходного уровня, адоля помехи переходного процесса, как и в 15конце "процесса включения" остается науровне 1/К от ее исходного уровня, т,е,уменьшается практически вдвое в суммарном сигнале помехи, поступающем в данном цикле работы с выхода БПП 5 на первый 20вход выходного сумматора 6.В течение некоторого времени, отсчитываемого от конца "процесса включения"значение помехи, формируемой на первомвыходе БПП 5; будет расти, но оставаясь 25ниже исходного уровня сетевой помехи, т.е.очищение полезного сигнала от сетевой помехи на протяжении этого периода, которыйможно условно определить как "процессстабилизации", будет неполным, причем 30очередные циклы запоминания и суммирования приводят к увеличению доли сетевойпомехи в помехе на выходе сумматора 3 впоследовательности: 1, 2 - К, 3 - К - 2 К, 4 - К -2 К -ЗК и т.д., при сохранении. доли помехи 352переходного процесса на ее исходном уровне.. В указанной последовательности перющей одновременно с сетевой помехой в суммарной помехе на выходе сумматора 2, не происходит, т.к. помеха переходного процесса имеет импульсный характер и не когерентна с периодом сетевой помехи. Поэтому после окончания "процесса стабилизации" на выходе сумматора 3 (фиг, 3 ОЧ)присутствует смесь увеличенной в 1/К раз сетевой помехи с не увеличившейся помехой переходного процесса. Поступая с выхода сумматора 3 на перемножитель 10, этасмесь умножается на константу К, причем амплитуда сигнала смеси на выходе пере- множителя 10 уменьшается в 1/К раз, т.е. с выхода перемножителя 10 (см. фиг. 3 д) на вход выходного сумматора 6 подается значение сетевой помехи, приведенное к ееисходному уровню, и уменьшенное умножением на К(т.е, в 1/К раз от исходного уровня)значение помехи переходного процесса.Таким образом, с этого момента в выходном сумматоре 6 из входной смеси полезного сигнала с сетевой помехой вычитается сетевая помеха, приведенная к своему исходному уровню, и помеха переходного процесса, значение которой относительно ее исходного уровня уменьшено в 1/К раз, т,е. практически чистая сетевая помеха, и на выходе сумматора 6 формируется очищенный неискаженный полезный сигнал (фиг. 3 е).Выбор разработчиком константы К осуществляется исходя из требуемой степениподавления помехи переходного процесса сучетом допустимого времени процессов "включения" и "стабилизации", а также сучетом нестабильности периода сетевой помехи, Типовая нестабильность частоты сети определена государственным стандартом величиной, меньшей, чем 0,5 О, что делает реальным подавление помехи переходного процесса в сетевой помехе данным устройством в 100-200 раз, при значении суммарного времени включения и стабилизации работы устройства - 3 - 5 с, чем в конечном итоге устраняются искажения выделенного на выходе устройства полезного сигналапри фильтрации сетевой помехи во всем диапазоне изменений полезного сигнала,Как видно из.описания работы заявляемого устройства, при формировании очищенной сетевой .помехи, независимо от наличия в полезном сигнале быстроменяющихся компонентов, отпадает необходимость прерывания процесса фильтрации, как это делалось в прототипе, не требуется запоминания сетевой помехи на время, большее, чем ее период, Поэтому при любых медленных изменениях амплитуды сетевой помехи - ее Фазы в пределах 0-360 . еечастоты (периода) в пределах оговореннойвыше нестабильности, обеспечивается непрерывное безошибочное вычитание чистой сетевой помехи без искаженияполезного сигнала.При больших возможных измененияхчастоты сетевой помехи необходимо вводить блок автоподстройки периода записисчитывания запоминающего устройства 4 исуммирования с периодом сетевой помехи.Такая автоподстройка может требоваться вспециальных случаях, це имеющих однакоместа в условиях типовой медицинскойпрактики, и может быть легко выполненатиповыми приемами,Таким образом, устройство обеспечивает подавление сетевой помехи в исходнойсмеси помехи и полезного сигнала во всемоменты времени, включая и Моменты быстрого изменения полезного сигнала, причемискажающее влияние помех переходногопроцесса во время быстрых изменений полезного сигнала может быть уменьшено взаранее выбранное число раз. Требующее. ся при этом время стабилизации процессафильтрации после включения устройствасоставляет единицы секунд и соизмеримо сдопустимым временем начала работы послевключения питания прибора,Ф ормул а и зо бр ете н ил1, Устройство для подавления сетевойпомехи в системах регистрации биопотенциалов, содержащее заградительный фильтр, выходом соединенный с первымвходом первого сумматора, запоминающийэлемент, второй сумматор, первый вход которого соединен с вторым входом первого5 сумматора, входом заградительного фильтра и источником одоо сиаа, о т л ич а ю щ е е с я тем, что, с целью расширениядинамического диапазона, в него введентретий сумматор, включенный между выхо 10 дом первого сумматора и входом запоминающего элементз, и блок подавления помехипереходного процесса.2. Устройство по п,1, от лича ю щевс я тем, что блок подавления помехи пере 15 ходного процесса включает в себя четвертый сумматор, выход которого подключен кпервой выходной шине блока, первый умножитель, первым входом соединенный с первой входной шиной блока и первым входом20 четвертого сумматора, а выходом - с вторымвходом последнего, второй умножитель изадатчик константы, выход которого подключен к второму входу первого умножителя и первому входу второго умножителя,25 второй вход которого соединен с второйвходной шиной блока, а выход - с второйвыходной шиной блока, причем перваявходная шина блока подключена к запоминающему элементу, вторая входная шина -30 к входу третьего сумматора, первая выходная шина - к второму входу третьего сумматора, а вторая выходная шина - к второмувходу второго сумматора, 1831322ль А.ДМитриев оргентал Состав Редактор С.Кулакова Техред М;М Карре.Юск аказ 2532 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при Г113035, Москва, Ж, Раушская наб 4/5 ССР роизводственно-издательский комбинат "Патент", г. ужгород, ул.Гагарина. 10