Устройство цикловой синхронизации

, 1983,к- ки е- ты и иго ка Перед нача нулевая начальн элементов устр область хранени пись эталонных ций и их длин канала, Цепи ус мГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗ ВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельМ 512592, кл, Н 04 1 7/1Авторское свидетельМ 563737, кл, Н 047/ОАвторское свидетельМ 1104679, кл, Н 04 1 7/ Устройство относится к технике пер дачи дискретной информации, в частности устройствам синхронизации по циклам кадрам.Цель изобретения - расширение фун циональных возможностей путем обработ многоканальных сигналов со знаковым у лотнением, поступающих от нескольких и точников.Структурная схема устройства привед на на фиг. 1; на фиг, 2 - программа рабо устройства; на фиг. 3 - организация бло памяти; на фиг. 4 - структурная схема рег стра эталона; на фиг, 5 - блок-схема мульт плексора и программа управления е работой; на фиг. 6 - структурная схема бло управления; на фиг. 7 - временная диагра ма входного сигнала и импульсов управл ния; на фиг, 8 - структурная схема бло опроса каналов,Устройство содержит регистр 1 сдви мультиплексор 2, блок 3 сравнения, регис 4 эталона, блок 5 опроса каналов. блок(54) УСТРОЙСТВО ЦИКЛОВОЙ СИНХРОНИЗАЦИИ(57) Изобретение относится к технике передачи дискретной информации, Цель изобретения - упрощение устройства, Устройство содержит регистр сдвига 1, мультиплексор 2, блок 3 сравнения, регистр 4 эталона, блок 5 опроса каналов, блок 6 управления. Устройство позволяет на одном и том же оборудовании производить обработку информации, поступающей от нескольких источников, организованных по принципу байтового временного уплотнения, что приводит к достижению поставленной цели, 8 ил. управления и блок 7 памяти. Мультиплексор 2 содержит битовые коммутаторы 8. Блок 6 управления содержит генератор 9, счетчик 10, дешифратор 11 и элемент И 12. Блок 5 опроса каналов содержит триггеры 13,1- 1 З.п и 14,1-14.п, мультиплексоры 15, 16, дешифратор 17 и формирователи коротких им пул ьсо в 18.1 - 18, и.Устройство производит опрос входных каналов со знаковой структурой цикла информации и поиск в каждом канале синхрокомбинации. Для каждого канала синхрокомбинации может иметь свое значение и разрядность.Устройство работает следующим обралом работы производится ая установка всех блоков и ойства, В блок 7 памяти в я эталона производится заискомых синхрокомбинав соответствии с номером ановления начальных усло 1730733вий и занесения настроечных данных, а также цепи синхронизации не показаны.Блок 5 опроса с помощью тактовых импульсов производит побитную регистрацию входной информации на триггерах 14 независимо по каждому каналу, По номеру канала, поступающему от блока управления 6, на выход блока 6 подается зарегистрированное значение информационного битаи сигнала "Запрос", который формируется по тактовому импульсу, сопровождающему информационный бит. Наличие сигнала "Запрос" свидетельствует о том, что на вход устройства по данному каналу поступил очередной информационный бит,Блок 6 управления на каждом цикле обработки информации одного канала формирует четные управляющие импульсы (фиг, 6 и 7), В начале цикла обработки блок 6 устанавливает адрес очередного канала, По управляющему импульсу Т, действующему на первом входе блока 6, в регистр 4 заносятся значения эталонной синхрокомбинации опрашиваемого канала и ее длина из области хранения эталона блока 7 памяти. Длина регистра 4 составляет (Р+А) бит, где Р - разрядность максимальной синхрокомбинации, А - количество разрядов, в которые записывается код длины комбинации. Одновременно из области хранения входной информации блока 7 производится чтение информации, накопленной по данному каналу. Считанная информация заносится в регистр сдвига 1, разрядность которого равна Р.По управляющему импульсу Т 2 при наличии сигнала запроса от блока 5 производится сдвиг содержимого регистра 1 на один разряд и запись в него очередного входного бита из блока 5,Мультиплексор 2 подключает ко входамблока 3 сравнения то количество разрядоврегистра 1, которое было задано настроечным словом, записанным в младших разрядах регистра эталона 4, На другую группувходов блока 3 со старших разрядов регистра 4 поступает эталонная синхрокомбинация.При обнаружении синхрокомбинацииблок 3 подает на выход устройства импульссравнения, Момент отбора результата поиска определяется по сигналу "Отбор", формируемому управляющим импульсом Тз.Формирование импульса Тз в блоке 6 управления производится только при наличии управляющего сигнала "Запрос" от блока 5,Принадлежность результата поиска определяется на выходе устройства по номеру канала, поступающего от блока 6,5 10 15 20 25 30 35 40 45 50 55 Затем по управляющему импульсу Тд поадресу этого же канала в блок 7 памятизаписывается содержимое регистра 1,Затем блок 6 управления, меняет номерканала и программа работы устройства (фиг.2) повторяется, но уже с данными новогоканала,В случае отсутствия сигнала "Запрос"работа устройства по данному каналу сводится к чтению накопленных данных и настроечных данных в соответствующиерегистры и последующему занесению их обратно в блок памяти, т,е. происходит сохранение накопленных данных.Чтобы избежать потерь входной информации, время обработки всех каналов должно быть меньше наименьшей длительностиинформационного бита самого скоростногоканала, Таким образом осуществляетсямногоканальная обработка сигналов с синхрокодами в виде знака.На фиг,З представлена структура организации блока памяти 7. Весь объем блокапамяти делится на область хранения входной информации и область хранения эталона (эталонной синхрокомбинации и еедлины), Разделение этой информации производится соответствующей разрядностью,а разделение информации каналов задаетсясоответствующей адресацией, Область хранения эталона используется только в режиме чтения.На фиг.5 а представлена структурнаясхема мультиплексора 2, на фиг, 5,б - программа его работы, Под длиной здесь подразумевается количество информационныхразрядов, пропускаемых мультиплексором2 на блок сравнения, остальные разрядыбудут лог, нулями, соответственно записывается и настроечное слово в блок памяти,Мультиплексор имеет четыре разряда и состоит из битовых коммутаторов 8.На фиг, 6 представлена структурная схема блока 6 управления, состоящего из генератора 9, счетчика 10, дешифратора 11 иэлемента И 12, причем выход младших разрядов счетчика 10 подключен к дешифратору 11, на выходах которого формируютсяуправляющие импульсы, а выходы старшихразрядов счетчика 10 являются выходом номера канала. Третий импульс управления исигнал "Запрос" с выхода блока 5 опросаканалов поступает на соответствующие входы элемента И 12, выход которого являетсявыходом отбора информации устройства,На фиг. 7 представлены временные диаграммы входного сигнала: а - информационный бит, б - тактовый импульс и управляющие импульсы блока 6 управле1730733 50 55 ния; в, г, д, е - соответственно импульсы Т 1-Т 4 управления,По перепаду 0 - 1 сопровождающего тактового импульса триггер 13 данного канала устанавливается в состояние лог, 1. Выходной сигнал этого триггера по тактовому входу управляет триггером 14 этого же входного канала. По перепаду 0 - 1 на выходе тактового триггера 13 триггер 14 устанавливается в состояние входного информационного сигнала, т.е. производится регистрация информационного значения данного входного канала. По адресу опрашиваемого канала мультиплексорами 15 и 16 производится коммутация значений соответствующих триггеров (установленных в значениях входного сигнала, т.е, информационного и тактового значений) на выходы блока, Наличие сигнала "Запрос" (взведен триггер 13 по поступившему тактовому импульсу) по данному каналу говорит о том, что в устройстве содержится по данному каналу информация, требующая обработки и поступающая на выход блока через мультиплексор 15, Обнуление информационного триггера 14 и тактового триггера 13 - одного канала производится при переходе к следующему,Применение изобретения позволяет сократить объем оборудования по каждому каналу по сравнению с устройством-прототипом за счет применения блока памяти для накопления информации и хранения эталонных синхрокомбинаций. Формула изобретения Устройство цикловой синхронизации, содержащее последовательно соединенные регистр сдвига и блок памяти, последовательно соединенные регистр эталона и блок сравнения, а также мультиплексор и блокуправления,отл и чаю щеес я тем, что, с целью расширения функциональных 5 возможностей путем обработки многоканальных сигналов со знаковым уплотнением, поступающих от нескольких источников, введен блок опроса каналов, при этом информационный выход блока опроса каналов10 соединен с информационным входом регистра сдвига, управляющий вход которого соединен с выходом сигнала запроса блока опроса каналов и со входом блока управления, выход сигнала "Номер канала" которо 15 го соединен с адресными входами блока опроса каналов и блока памяти, выходы блока памяти соединены с входами параллельной информации регистра сдвига и регистра эталона, другие выходы регистра эталона20 соединены с управляющими входами мультиплексора, ко входам которого подключены выходы регистра сдвига, а выходы мультиплексора соединены с другими входами блока сравнения, первый выход блока25 управления соединен с управляющими входами параллельной записи регистра эталона и регистра сдвига, управляющий вход сдвига регистра соединен со вторым выходом блока управления, третий выход кото 30 рого соединен с входом чтения) запись блока, причем информационные входы и тактовые входы блока опроса каналов и информационный выход блока сравнения являются соответственно информационными,35 тактовыми входами и информационным выходом устройства, выходами сигнала отбора информации и номера канала которого являются соответствующие выходы блока управления,4035 Ощдлокаб От длока У КУлпк 1730733 ХЛОКаР 1 7 Ы к Юлю1730733 И 1 т,О Ип 7 и ОЮШмиБ Составитель В.МикуцикиТехред М,Моргентал Редактор Т.Орловская Корректор Э,Лончаков Подписноем и открытиям при ГКНТ ССаб., 4/5 водственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101 Заказ 1518 Тираж ВНИИПИ Государственного комитета по изобретен 113035, Москва, ЖРаушская