Аналого-цифровой преобразователь с автоматической коррекцией функции преобразования

СОЮЗ БОБЕ ГСКИХСОЦИАЛИСТИЯЕС КИХРЕСПУБЛИК 16 О 2 101(1.Р.ЛВ.ММа,ать .жа Г Мяю .а Овал Г Г Ав 1 омз 1 оматичес нх потеля напряжение.52, рис. 17 вы циф оаой 1 ки М Э не 3,1,ргия, ГОСУДАРСТВЕННЫЙ КОМИ 1 ЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(71) Московский энергетический инситут(56) Ге;ьман М,МШаптическая коррекция сиггрешностей преобрззовакод, М.: Энергия, 1974, сХлистунов .,Н, Оснотроизмерительной техн1966, с, 324, рис. 8 -11,(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОВРАЗОВАТЕЛЬ С АВТОМАТИЧЕСКОЙ КОР ЕКЦИЕЙ ФУНКЦИИ ПРЕОБРАЗОВАНИЯ (57) Изобретение относится к цифровой электроизмерительной технике и, ожет быгь использовано в цифровых измерительньх приборах и информационных измерительных Изобретение относится к цифровой электроизмерительной технике и может быть использовано в цифровых измерительных приборах и информационных измерительных системах,Цель изобретения - повглшение точности и помехозащищенности,На фиг. 1 прсставлена блок .хе л устройства; на фиг 2 блок-схе;ю арифметического устройства; на фиг. 3 - временные программы работы АЦП; на фг. 4 - функция преобразования; на фиг. 5- взр "ачт преобразователяУстрой:тво содержит (ф 1 г, ,) входной аналоговый коммутатор 1, гэстлянное эапо:лстл;-,. Целью иэгбоете чя является повышениее точности и помОхо,",щищенности аналого цифрового преобразователя, Поста;пленная цель до 1 гае 1 ся тем, что в анало го-ц 1 фровой преобразователь вводятся допонительные блои. благп;арл которым в ьЦГ , г 1 елсокои рарен 1 эюще э способностью (14 ра: рядов и более), выпол; енных по последовательно-параллельной структуре, комченсирустся, наряду с аддитивной и мультипли;а 1 ивной составляющими погрешности, и неллнейност, вызванная отличием пглнсй шкалы второго АЦП ог веса младшегс значан,его разряда образцового ЦАП Ариф метичсское ус:ройство осуществляет за Один цикл коррекцию функции псеобразоия АЦП на величину, много меньшую основной погрешности преобразователя, поэтому случайные сбои и помехи. возникающие ла этапе коррекци в измерительном тракте АЦП, практически не влияют на точность преобразования, 1 з.п ф-лы, 5 ил. минающее устройсгво 2 (ПЗУ), первый АЦП 3, вычитающее устройство 4, образцов й ЦАП 5 (ЦАП), цифровой коммутатор 6, блок 7 управлен я, регулируемый источник 8 образцового напряжения, второй АЦП 9, преобразователь 10 с управляемым коэффициентом передачи, арифметическое устоойстло 1" дополните ьнцй ЦАП 12 (ЦАП).Арифметическое устройство содержит (фиг, 2) сумматор 13 кода, перепрограммируемое постоянное запоминающее устройство 14 (ППЗУ), три компаратора 15 - 17 кода, Глесгь элементов И 18 - 23 и три реверсивных счетчикэ 24 - 26.На фиг, 5 приведен вариант реализации преобразователя 10 с управляемым коэффициентом передачи, состоящего из опера. ционного усилителя 27 и преобразователя 28 кода в сопротивление 28, 5На фиг. 3 представлены временные диаграммы работы АЦП с автоматической коррекцией преобразования,в которых г 1 риняты следующие обозначения: 1 - пуск АЦП; 2 и 3 - управление входных аналого вых коммутаторов 1, 4 - пуск АЦП 3; 5 - управление цифровым коммутатором 5 б - пуск АЦП 9; 7, 8 и 9 - управление арифмети ческим устройством 11 по третьему входу: 10 - сигнал готовности данных АЦП. 5Устройство работает следуюгцим образом.Перед измерением напряжения г.ооис - ходит автоматическая коррекция функции преобразования АЦП, которое состоит из 0 трех этапов, На первом этапе компенсируется аддитивная составляющая по 1 решности АЦП, По команде "Пуск АЦП" (диаграмма 1 на фиг, 3) блок 7 управления вырабатывает двухразрядный код 00 (диа раммы 2 и 3 на фиг, 3) управления входным аналоговым коммутатором 1, который пода ет на вход первого АЦП 3 и перьвой вход вычитающего устройства 4 нэпо,жв 1 ие, равное нулю, По команде блока 7 управле ния про 1 лсходит запуск первого АЦП 3 (диагрэмла 4 на фиг. 3), при этом выходы первого АЦП 3 подключены через цифоовой коммутатор 6 к входу образцового ЦАП 5 (диаграмма 5 ча фиг. 3). Затем по 35 команде блока 7 управления происходи 1 запуск второго АЦП 9 (диаграмма 6 на фиг, 3), который преобразует вьходной сигнал вычитающего устройства 4. Полученнь 1 е коды первого АЦП 3 и второго АЦП 9 ал гебраически суммируются на сумматоре 13 кодов арифметического устройства 11. (Процесс форллирования выходного кода АЦП (Мвых) из кодов первого АЦП 3 и в 1 орого АЦП 9 подробно рассмотрень 1 чиже), Пол учившийся код сравнивает" я с цифровым эквивалентом нуля, хранящемся в постоянном запоминающем устроГлстве 2, с помощью компаратора 15 кода, Последний вырабатывает один из трех сиГналов "Боль 50 ше", "Меньше", Равно, В слу гае Больше" или "Меньше" происходит "декремент" или "инкремент" соответствено содержимого реверсивного счетчика 24, При этом блок 7 управления вырабатывает сигнал у рэг"е 55 ния (диаграмма 7 на фи 1. 3), постпающий только на вторые входы элементов 4 18 и 19 Дополнительный 11,АП 12 преобразует цлфровой код С 4 24 в соотвстству 1 зую ана 1 О- говую ве,.очи у которая компенсирует смещение нуля измерительного тракта АЦП, При этом величина корректирующего воздействия много меньше веса единицы млэдше 1 о значащего разряда (ЕМЗР) АЦЯ, например, 1/4 Е М 3 Р. Г 1 роцедура компенсации аддитивной составляюЩей АЦП повторяется до выработки компарэтором 15 кода сигнала Равно", который является разрешающим для перехода к второму этапу коррекции,На втором этапе происходит согласование полной шкалы второго АЦП 9 с весом ЕМЗР образцового ЦАП 5. По комнаде блока 7 управления (диаграклмэ 5 на фиг, 3) цифровой коммлтатор б подключает на входы управления образцового ЦАП 5 первый выход постоянного запоминающего устройства 2 о котором хоэнится цифровой эквивалент веса идеального ЕМЗР об разцовоо ЦАП 3. Вход ЛЦП посредством ВОдНОГП анаЛг ГОиОГО КОММутатора 1 ПО- прежнему замкнут на нулевую шину (диаграммы 2 и 3 на ф 1 лг, 3) По команде блока 7 уппавления (диа рэ 1 л 12 б нэ Фиг 3) происходит запуск второго АЦЛ 9, Выходные коды г 1 ервого АЦГ 1 3 (К 1) и второго АЦП 9 (М 2) элгебраически суммирротся на сумматоре 1) коДОВ эрифмети" еского устройства 11, ,омпарат.",р 16 кода сравнивает выходной код сумматора 13 одов с цифровым эквивалентом веса идеальноо ЕЫЗР образцового ЦАП 5, Обработка выходных компараторов 16 кода аналог 1 лчна рассмотренной выше, Блок 7 управления вырабатывает сигнал управления (диаграмма 8 на фиг. 3), поступаюгций на вторые входы элементов И 20 и 21, Гкорректированный цифровой код реверсивного счетчика 25 поступает на второй вход преобразователя 10 с управляемым коэффициентом передачи, Процедура компенсации мультипликативной погрешности АЦП 9 повторяется до тех пор, пока выходной код сумматора 13 кодов не сравнивается с цифровым эквивалентом веса идеального ЕМЗР образцового ЦАП 5, Величина корректируго 1 цего воздействия так же как и на первом этапе коррекции, много меньше веса ЕМЗР АЦП, например, 1 8 ЕМЗР. П,зи этом изменяется наклон харзктеристики второго АЦП 9, обеспечивая в конечном счете согласование характеристик образцового ЦАП 5 и второго АЦП 9, а фу 1 псция пр, образования всего АЦП становлтся линеи: - ,;, без разоывов (фиг, 4).1 а третье.1 эггг 1 е по команде от блоков 7 правлен, я (диаграммы 2 и 3 ча фиг, 3) ВхОДИОЙ аналоговый коммутатор 1 под включает на вход АЦП калибровочное нэпояжение Оо ОД,1 ОВГеменно цифровой коммуэ РГ б Ц 1 лэгрэм 1," 5 н. 1)иг. 3 под 16672645 50 55 ключает выходи первого АЦП 3 к входу образцового ЦАП 5, По команде от блока 7 управления (диаграммы 4 и 6 на фиг, 3) первый АЦП 3, а затем второй АЦП 9 преобразуют соответственно Оо и выходной сигнал вычитающего устройства 4, Выходные коды первого и второго АЦП алгебраически суммируются на сумматоре 13 кодов. Компаратор 17 кода сравнивает получившийся выходной код с кодом 1 чо, соответствующим идеальному преобразованию и хранящимся в перепрограммируемом постоянном запоминающем устройстве 14, Использование последнего обусловлено необходимостью периодической перезаписи эталонного кода, соответствующего Оо, вследствие наличия прогрессирующей систематической составляющей погрешности у регулируемого источника образцового напряжения.Процесс обработки выходных сигналов компараторов 17 кода аналогичен рассмотренному выше для пеового этапа коррекции, Величина корректирующего воздействия так же, как на первом и втором этапах коррекции, много меньше веса ЕМЗР АЦП, например, 1/4 ЕМЗР, Управляющее воздействие на регулируемый источник образцового напряжения 8 происходит до тех пор, пока коды Меых и Йо не сравняются, При этом компенсируется мультипликативная составляющая погрешности всего АЦП беэ нарушения согласования характеристики образцового ЦАП 5 и второго АЦП 9. Последнее происходит вследствие того, что при изменении выходного напряжения регулируемого источника 8 образцового напряжения пропорционально меняется выходное напряжение преобразователя 10 с управляемым коэффициентом передачи, а следовательно, и наклон характеристики второго АЦП 9,Регулируемый источник 8 образцового напряжения может быть реализован на основе обычного источника образцового сигнала, состоящего иэ параметрического стабилизатора и операционного усилителя, и с использованием умножающего ЦАП.После изложенной коррекции функции преобразования АЦП готов к преобразованию измеряемого напряжения О которое происходит следующим образом, По команде от блока 7 управления (диаграммы 2 и 3 на фиг, 3) входной аналоговый коммутатоо 1 подключает на вход АЦП измеряемое напряжение Ох, при этом выходы первого АЦП 3 подключены через цифровой коммутатор б (диаграмма 5 на фиг. 3) к входу образцового ЦАП 5. После аналогоцифрового преобразования первого АЦП Э 10 15 20 30 35 40 и второго АЦП 9 (диаграммы 4 и б на фиг. 3) полученные коды ал гебраически суммируются на сумматоре 13 кодов арифметического устройства 11, Примеры формирования выходного кода АЦП (йых) рассмотрены в таблице, где приняты следующие обоэнвчения 1 ч 1 - код первого АЦП Э, Й 2 - кодвторого АЦП 9 д:э- разряды, добавляемые квыходным кодам первого АЦП 3 и второгоАЦП 9.Предложенное устройство являетсядвухполярным, поэтому первый АЦП Э и второй АЦП 9 включены в двухполярный режим, При этом старшие значащие разряды(СЗР) первого АЦП 3 и второго АЦП 9 указыаэют на полярность их входного напряжения, Кроме того, для устраненияпогрешности первого АЦП 3 и динамическойсоставляющей погрешности АЦП, которвявозникает вследствие неодновременногосрабатывания первого ИЦП 3 и второгоАЦП 9, полная шкала последнего соответствует весу двух ЕМЗР образцового ЦАП 5.Таким образом, младший значащий разрядпервого АЦП 3 равен по весу разряду следующего за СЗР второго АЦП 9.Блок 7 управления содержит тактовыйгенеоатор, распределитель импульсов с выходным дешифратором, пересчетное устройство на счетчиках, управляющее работойарифметического устройства 11, Распределитель импульсов управляет по жесткой программе входным аналоговым коммутатором1, первым АЦП 3, цифровым коммутаторомб, вторым АЦП 9, Запуск программы осуществляется командой "Пуск",Рассмотрим теперь более подробнополучение положительного эффекта в предложенном устройстве.При отсутствии погрешностей блоковАЦП вес двух ЕМЗР образцового ЦАП 5 (ц 1)равен полной шкале второго АЦП 9, т.е,С 11 = Иааф где М - выходной код второго АЦП 9; ц 2 - вес младшего значащего разряда второго АЦП 9,ТогдаЙЮ 1+ ЙгЧЗ = 1 чРг, (1) где М и йг - выходные коды первого АЦП 3 и второго АЦП 9 соответственно;й - идеальный выходной код АЦП.В случае отсутствия преобразователя 10 с управляемым коэффициентом передачи, цифрового коммутатора б, постоянного запоминающего устройства 2 и дополнительного ЦАП 12 мультипликативная составляющая погрешности второго АЦП 9 з(фиг, 4) не устраняется, Более того, к ней добавляется, в случае компенсации только аддитивной и мультипликативной составляющих погрешности АЦП, мультипликативная составляющая погрешности образцового 5 ЦАП 5 - )4, В результате выражение (1) принимает вид81 р 1+ (1 +)в+ в )М 2 р 2 = Й р 2, (2) 10где й - выходной код АЦП с учетом мультипликативных составляющих погрешности второго АЦП 9 и образцового ЦАП 5,Из выражений (1) и (2) можно получить абсолютную погрешность результата преобразования АЦП АД= й р 1 - Г 4 р 2 = й 2 р 2А+ )4 120Например, в случае использования в качестве первого АЦП 3 и второго АЦП 9 микросхемы типа К 1108 ПВ 1 А, а в качестве образцового ЦАП 5 - шести старших разрядов микросхемы типа К 427 ПА 1, суммарная 25 погрешность преобразования равна:б+ 0,01 = 0,018 Я,где )мин - погрешность линейности второго АЦП 9, 35) - погрешность образцового ЦАП 5.При использовании упомянутой коррекции функции преобразования АЦП погрешность у результата преобразования уменьшается до 0,008.40Положительный эффект достигается за счет того, что после устранения аддитивной составляющей погрешности устройства с помощью дополнительного ЦАП компенсация мультипликативной составляющей по грешности всего устройства с помощью регулируемого источника образцового напряжения не нарушает согласования характеристик образцового ЦАП и второго АЦП, достигнутого с помощью преобразователя с 50 управляемым коэффициентом передачи, цифрового коммутатора и постоянного запоминающего устройства. Рассогласование характеристик ЦАП и второго АЦП приводит к увеличению нелинейности функции преобразования всего АЦП, а следовательно, к снижению точности.Кроме того, за счет выполнения схемы арифметического устройства с использованием перепрограммируемого постоянного запоминающего устройства, трех компараторов кода, шести элементов И и трех реверсивных счетчиков можно повыситЬ помехозащищенность АЦП, поскольку коррекция функции преобразования осуществляется за один цикл на величину, много меньшую абсолютной погрешности АЦП, Поэтому случайные сбои и помехи, возникающие на этом этапе в измерительном тракте АЦП, практически не влияют на качество настройки преобразователя и точность преобразования. Формула изобретения 1, Аналого-цифровой преобразователь с автоматической коррекцией функции преобразования, содержащий входной аналоговый коммутатор, первый и второй информационные входы которого являются соответственно входной шиной и шиной опорного напряжения, а выход подключен к информационному входу первого аналогоцифрового преобразователя и первому входу вычитающего устройства, выход регулируемого источника образцового напряжения соединен с входом опорного напряжения образцового цифроаналогового преобразователя, выход которого подключен к второму входу вычитающего устройства, выход которого соединен с информационным входом второго аналогоцифрового преобразователя, выходы первого и второго аналого-цифровых преобразователей.подключены к первому и второму входам арифметического устройства соответственно, с первого по четвертый.выходы блока управления подключены соответственно к входам управления входного аналогового коммутатора, первого и второго аналого-цифровых преобразователей и третьему входу арифметического устройства, а вход является шиной запуска, первый выход арифметического устройства является выходной шиной, второй выход соединен с входом регулируемого источника обраэцовогонапряжения,отличающийся тем, что, с целью повышения точности, в него введены преобразователь с управляемым коэффициентом передачи, цифровой коммутатор, постоянное запоминающее устройство и дополнительный цифроаналоговый преобразователь, причем преобразователь с управляемым коэффициентом передачи включен между выходом регулируемого источника образцового напряжения и входом опорного напряжения второго аналого-цифрового преобразователя, а первый и второй информационные входы цифрового коммутатора подключены к выходам пер 1 бб 7246 10вого аналого-цифрового преобразователя и первому выходу постоянного запоминающего устройства соответственно, вкодуправления цифрового коммутатора соединен с пятым выходом блока управления, выходы подключены к информационным входам образцового цифроаналогового преобразователя, второй выход постоянного запо. минающего устройства подключен к четвертому входу арифметического устройства, третий выход которого подключен к входу дополнительного цифроаналогового преобразователя, выход которого соединен с третьим входом вычитающего устройства, четвертый выход арифметического устройства соединен с входом управления пребразователя с управляемым коэффициентом передачи, пятый выход является шиной режима, атретий информационный вход входного аналогового коммутатора - общей шиной,2. Преобразователь по и, 1, о т л и ч аю щ и й с я тем, что арифметическое устройство выполнено на сумматоре кодов, перепрограммируемом постоянном запоминающем устройстве. трех компараторах кода, шести элементах И, трех реверсивных счетчиках, ричем выход сумматора кодов подключен к первым входам компараторов коДа. вторые входы первого и второго компараторов кода являются четвертым вхо дом арифметического устройства, квгорому входу третьего компаратора кода подключен выход перепрограммируемого постоянного запоминающего устройства, первый и второй выходы компараторов ко да через соответствующие элементы И подключены соответственно к суммирующему и вычитающему входам соответствующих трех реверсивных счетчиков, выход первого реверсивного счетчика является третьим 15 выходом арифметического устройства, выход второго реверсивного счетчика - четвертым выходом арифметического устройства, выход третьего реверсивного счетчика - вторым выходом арифметического устрой ства, третьи выходы компараторов кода являются пятым выходом арифметического устройства, вторые входы элементов И попарно объединены и являются третьим входом арифметического устройства, а 25 первый и второй входы сумматора кодов -первым и вторым входом арифметической) устройства.1667246 Составитель В. Махнактор М. Циткина Техред М,Моргентал Э. Лончакова ТСС Производственно тельский комби тент" город, ул.Гагари аказ 2533 ВНИИПИ Тираж 466 дарственного комитета по изобр 113035, Москва, Ж, Рауш