Устройство фазовой синхронизации для дискового накопителя цифровых данных

)5 6 11 В 27/1 ГОСУДАРСТВЕ ННЫ И КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИ ОРС СЕИДЕтЕЛЬСтВУ(56) Авторское свидетельство СССРМ 1465909, кл. 6 11 В 27/10, 02,04.87.(54) УСТРОЙСТВО ФАЗОВОЙ СИНХРОНИЗАЦИИ ДЛЯ ДИСКОВОГО НАКОПИТЕЛЦИФРОВЫХ ДАННЫХ,ронизации для дисковых накопителей цифровых данных, Изобретение позволяеускорить процесс начального установлени Изобретение относится к технике накопления цифровых данных, в частности к устройствам для синхронизации при записи и воспроизведении данных в накопителях на магнитных дисках,Цель изобретения:- повышение быстродействия за счет уменьшения времени установления синхронизма.На фиг.1 представлено устройство фазовой синхронизации для дискового накопителя цифровых данных; на фиг,2 - аременные диаграммы сигналов в процессе перехода устройства из одного режима работы в другой; на фиг. 3 - временные диаграммы управляющих сигналов. Для удобства описания линии связи на фиг.1 и соответствующие им диаграммы на фиг,2 3 обозначены одноименными буквами А - Р.Устройство содержит последовательно соединенные первый блок 1 накачки заряда, фильтр 2, управляемый генератор 3 с выходсинхронизма в процессе воспроизведения данных в дисковом накопителе, Основной режим синхронизации осуществляется петлей фазовой автоподстройки, включающей соединенные в кольцо фазовый компаратор 6, блок 1 накачки заряда, фильтр 2 и управляемый генератор 3, При начальном установлении синхронизма поступающие нз управляющие шины 10, 12 сигна,1 ы заменяют фазовый компаратор 6 в петле на частотно-фазовый компаратор 5. а также подключают дополнительный блок 18 накачки заряда. При этом резко повышается скорость фазовой автоподстройки в устройстве, 3 ил. ными импульсами типа меандр, делитель 4 частоты и частотно-фазовый. компаратор 5, Имеются фазовый компаратор 6, одним входом присоединенный,к информационной шине 7, а другим - к инверсному выходу управляемого генератора 3 и ходной шине 8 устройства, первый триггер 9, подключенный 0-входом к управляющей шине ",0 (сигнала управления режимом) и второй триггер 11, подключенный О-входом к дополнительной управляющей шике 12 (сигнала управления скоростью). Кроме того, в устройство включены элементы ИЛИ 13 - 15, элементы И 16, 17 и второй блок 18 накачки заряда,Фильтром 2 может служи, ь интегрирующий конденсатор, включенный между входом управляемого генератора 3 и общей шиной, Частотно-фазовый компаратор 5 выполнен на паре О-триггеров 19 и 20 с общей цепью сброса через элемент И - 21, С-входытриггеров 19 и 20 служат сигнальными входами частотно-фазового компаратора 5, а их обьединенные О-входы - входом запрета частотно-Фазового компаратора. Фазовый компаратор б содержит динамический триггер 22, элемент И 23 и одновибратор 24, Динамический К-вход триггера 22 и один из входов элемента И 23 служат сигнальными входами фазового компаратора б, а другой вход элемента И 23 - его входом запрета, Длительность импульса Одновибратора 24 выбирается равной половине номинального периода выходных сигналов генератора 3, который равен так называемому единичному интервалу цифрового сигнала воспроизводимых данных. К примеру, если при воспроизведении ЫФМ-кода мгновенные периоды сигнала данных (1 Т; 1,5 Т; 2 Т) составляют 100, 150 и 200 нс, то единичный интервал, исчисляемый как наибольший общий делитель мгновенных периодов, равен 50 нс, а длительность импульса одновибратора выбирается равной 25 нс, Делители 4 частоты в данном конкретном примере осуществления, рассчитанном на МФМ - данные, являются делителем частоты на два. Каждый из блоков 1 и 18 накачки заряда содержит управляемые (коммутируемые) генераторы вытекающего 25 и 26 и втекающего 27 и 28 токов соответственно. При этом в каждом блоке накачки заряда абсолютные величины вытекающего и втекающего тока равны между собой, абсолютные величины токов во втором блоке 18 накачки заряда выбираются намного. например на порядок больше, чем абсолютные величины токов в первом блоке 1 накачки заряда, Каждый из генераторов 25 - 28 тока предпочтительно выполнять в виде дифференциального токового ключа с генератором постоянного тока в эмиттерной цепи.При описании работы устройства используется положительная логика, т,е. за логический нуль принимается низкий уровень напряжения, а за логическую единицу - высокий. Предполагается, что входной цифровой сигнал данных кодирован методом МФЫ и записан секторами на дорожке. Каждый сектор состоит из поля синхронизации, где расположена зона сплошных "нулей" (период равен двум единичным интервалам) и поля данных. В поле синхронизации осуществляется захват устройством синхронизации частоты и фазы входного сигнала,Устройство способно работать в трех режимах в зависимости от управляющих сигналов на.входных зажимах 10, 12: скоростной режим захвата при уровнях логической единицы на входных зажимах 10 и 12; режим частотно-Фазовой автоподстройки при логической единице на зажиме 10 и при логическом нуле на зажиме 12; режим Фазовой автоподстройки, когда на обоих входных зажимах 10 и 12 присутствует уровень логического нуля, Это основной режим работы устройства,В скоростном режиме захвата логический уровень единицы (фиг.2 В) передается через триггер 11 на обьединенные входы элементов И 16 и 17 (фиг,2 Н), разрешая прохождение через них сигналов фазового рассогласования к входам блока 18 накачки заряда. На выходе триггера 9 удерживается уровень логического нуля (Фиг.2 М), запрещающий прохождение входных сигналов через элемент И 23 и. Следователыо, запрещающий работу фазового компаратора 6. Этот же уровень разрешает работу частотно-фазового компаратора 5. На один вход частотно-фазового компаратора 5 с входного зажима 7 поступают импульсы А поля синхронизации массива данных, представляющие собой последовательность "нулей", т.е, регулярная последовательность импульсов с периодом в два раза большим единичного интервала то (периода выходного синхросигнала на зажиме 8) (фиг.2 Г). На второй вход частотно-фазового компаратора 5 с выхода делителя 4 частоты поступают импульсы обратной связи с периодом также 2 то (Фиг,2 Д). В исходном состоЯнии оба триггера 19 и 20 в частотно-фазовом компараторе 5 взведены. Пусть очередной входной импульс 29 (Фиг.2 А) смещен Относительно своей показанной пунктиром номинальной позициии на время Л т в сторону опережения, Тогда своим фронтом он сбрасывает триггер 19, на инверсном выходе которого (Фиг.2 Е) появляется уровень логической единицц 30. Этот импульс проходит через элемент ИЛИ 13, на другом входе которого присутствует логический ноль (фиг.2 И) с выхода фазовоо компаратора б, на вход генератора 25 вытекающего тока в блоке 1 накачки заряда и далее через элемент И 16 на вход генератора 26 вытекающеготока в блоке 18 накачки заряда. Такимобразом, на вход Фильтра 2 начинает поступать суммарный вытекающий ток (диаграмма 31, фиг.2 П), что приводит к приращению (диаграмма 32) его вцходного напряжения (фиг,2 Р), В момент поступления фронта импульса 33 обратной связи с выхода делителя 4 частоты (Фиг.2 Д) происходит сброс О-триггера 20 в частотно- фазовом компараторе 5 (фиг,2 Ж). При этомсовпадают два единичных логических уровня на входах элемента И 21, импульс5 10 15 20 25 30 35 40 45 50 55 логического нуля с его выхода возвращает оба триггера 19 и 20 в исходное взведенное состояние. Таким образом заканчивается формирование импульса 31 вытекающего тока нэ входе фильтра 2. Его длительность равна рассогласованию Л т. Полученнсе после выполненного частотно-фазового сравнения приращение управляющего напряжения (фиг.2 Р) корректирует частоту управляемого генератора 3 в направлении компенсации зафиксированной фазовой ошибки.В противоположном случае, когда входной импульс (диаграмма 34, фиг.2 А) отстает на время Лтот своей номинальной позиции аналогичным образом формируется импульс 35 (фиг.2 Ж) фазовой ошибки на другом выходе частотно-фазового компаратора 5, который, пройдя элементы ИЛИ 14 и И 17, вызывает лоявление импульса 36 (фиг.2 П) втекающего тока на входе фильтра 2 и соответствующее отрицательное приращение (диаграмма 37, фиг.2 Р) управляющего напряжения на входе генератора 3.Поскольку в этом режиме амплитуда импульсов тока нэ входе фильтра 2 складывается из амплитуд импульсов тока обоих блоков 1 и 18 нака гки заряда (причем ток блока 18 на порядок больше тока блока 1), то напряжение фильтра 2 меняется быстро, следовательно, достигается высокая скорость захвата,Устройство переходит во второй режим работы с относительно медленной частотно-фазовой автоподстройкой после того, как на входном зажиме 12 закончится сигнал управления скоростью.и установится нулевой уровень напряжения. При этом по окончании очередного импульса рассогласования по спаду импульса 38 на выходе элемента ИЛИ 15 уровень напряжения на выходе триггера (фиг,2 Н) становится нулевым и запрещает прохождение сигналов фазовой ошибки через элементы И 16 и 17, С этого момента каждый сигнал фазовой ошибки (например, диаграмма 39, фиг,2 Е) поступает только на блок 1 накачки заряда и апмлитуда импульсов тока (диаграмма 40, фиг,2 П) на входе фильтра 2 резко уменьшается. Это приводит к увеличению инерционности петли частотно-фазовой автоподстройки.Когда заканчивается сигнал единичного уровня (фиг.2 Б) на входном зажиме 10, то по очередному импульсу 41 (фиг.2 Л) нэ выходе триггера 9 устанавливается единичный уровень напряжения, который запрещает работу частотно-фазового компаратора 6. Таким образом устройство переходит в третий режим работы - только фазовой автоподстройки с большой инерционностью. В данном режиме устройство способно работать с кодированными нерегулярными входными сигналами, Поскольку фазовое отношение между входным и выходным сигналами сохраняется таким же, как и во втором режиме, то переход из одного режима в другой не сопровождается переходным процессом,В этом основном режиме работы фазовая автоподстройка частоты выходных синхросигналов осуществляется следующим образом. Каждый выходной импульс на зажиме 7, проходя через элемент И 23, запускает одновибратор 24 и взводит триггер 2" в фазовом компараторе 6. На обоих выходах (И, К) фазового компаратора о появляются логические "1", которые, пройдя через элементы ИЛИ 13 и 14 включают оба генератора 25 и 27 в блокз 1 накачки заряда. Поскольку указанные токи равны по абсолютной величине и ориентированы относительно вь ходного узла в блоке 1 противоположно, то они компенсируют друг друа и на вход фильтра 2 то не течет, Результат фазового сравнения зависит от того, что произойдет раньше: закончится импульс одновибратора (через половину единичного интервала) или поступит фронт выходного синхросигнэла с инверсного выхода управляемого генератора 3, На фиг,2 этот синхросигнал не показан, его фронту соответствует спад сигнала Г на прямом выходе управляемого генератора 3,Возможны три случая. В первом случае фронт синхросигнэла (спад импульса, фиг.2 Г) совпадает с моментом окончания импульса одновибрэтора 24, Входной сигнал 42 своим фронтом взводит триггер 22 (диаграмма 43, фиг,24) и запускает одновибратор 24 (диаграмма 44, фиг.2 К). Импульс 44 одновибратора 24 заканчива ся через время 0,5 то .В этот же момент по спаду 45 сигнала управляемого генератора 3 сбрасывается в исходное состояние триггер 22, т,е, заканчивается импульс 43. В фильтр 2 ток не попадает, поэтому на его выходе сохраняется достигнутый ранее уровень напряжения и частота управляемого генератора 3 не изменяется,Если импульс 46 приходит на входной зажим 7 раньше ожидаемого момента нэ Лт (номинальная позиция показана пунктиром), то на это время Лт станет шире им пульс 47 триггера 22, длительность импульса 48 одновибратора 24 останется неизменной, Поэтому в итоге на вход фильтра 2 поступает импульс 49 вытекающеготока иэ блока 1 накачки заряда, Напряжение (фиг,2 Р) на выходе фильтра 2 получает приращение и частота управляемого генератора 3 корректируется в направлении компенсации фазового рассогласования.Совершенно аналогично работает устройство и в противоположном случае, когда очередной входной импульс 50 запаздывает относительно своей номинальной позиции на Ь с. При этом импульс 51 триггера 22 оказывается по длительности меньшим, чем импульс 52 одновибратора 24, что приводит к появлению импульса 53 тока (фиг,2 П) на входе фильтра 2. Напряжение на его выходе получает отрицательное приращение (фиг.2 Р), частота управляемого генератора 3 корректируется в необходимом направлении.Временные диаграммы (фиг,З) иллюстрируют эффект ускоренного установления синхронизма в устройстве за счет подключения второго блока 18 накачки заряда при поступлении сигнала управления сигнала управления скоростью(В) на входной зажим 12. В поле синхронизации сектора данных (фиг.ЗА) по сигналу Б управления режимом на входном зажиме 10 устройство переходит в режим частотна-фазового сравнения, при котором полоса захвата равна полосе удержания. Если сигнала управления скоростью при этом не поступает, то переходной процесс захвата,.о котором судят по напряжению на выходе фильтра 2 (фиг.ЗР), будет продолжительным. Если же сигнал В управ, ления скорости поступил, то время переход ного процесса резко сокращается,Ф о рмула изобретен и яУстройство фазовой синхронизации для дискового накопителя цифровых данных, содержащее последовательно соединенные первый блок накачки заряда, фильтр, управляемый генератор, делитель частоты и частотно-фазовый компаратор, а также фазовый кампаратор, первый триггер, соединенный О-входом с управляющей шиной, второй триггер, информационную шину и 5 10 15 20 25 ЗО 35 40 45 выходную шину, при этом фазовый компаратор выполнен в виде динамического триггера и одновибратара, выходы которых являются соответствующими выходами фазового компаратора, вход одновибратора соединен с одним входом динамического триггера, другой вход которого является одним входом фазового компаратора и подключен к выходной шине, о т л и ч а ю щ е ес я тем, что, с целью повышения быстродействия за счет уменьшения времени установления синхранизма, введены второй блок накачки заряда, подключенный выходом к выходу первого блока накачки заряда, три элемента ИЛИ, первый и второй элементы И, дополнительный элемент И в фазовом компараторе, соединенный выходом с одним входом динамического триггера, дополнительная управляющая шина, соединенная с О-входом второго триггера, при этом первый и второй элементы ИЛИ подключены одними входами к соответствующим выходам фазового компаратора, другими входами - к соответствующим выходам частотно-фазового компаратара, выход первого и выход второго элементов ИЛИ соединены с соответствующими входами первого блока накачки, с одними входами первого и второго элементов И и через третий элемент ИЛИ с С-вхадами первого триггера и второго триггера, выход которого соединен с другими входами первого и второго элементов И, выходы которых подключены к соответствующим входам второго блока накачки заряда, инверсный выход первого триггера соединен с дополнительным входом запрета частотна-фазового компаратора и с дополнительным входом запрета фазового компаратора, являющимся одним входам дополнительного элемента И, другой вход которого является другим входом фазового компаратора и подключен к информационной шине и к другому входу частотно-фазового компаратора, а дополнительный инвертирующий выход управляемого генератора соединен с выходной шиной.1615799 Составитель Н, МакаренкоТехред М.Моргентал Корректор М. Шароши Редактор Л, Зайцева Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 Заказ 3992 Тираж 480 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб 4/5