Дельта-модулятор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1508350 е 8 БРЕТЕНИЯ СКОМУ СЕИДЕ К(56) Авторское свидетельство СССРИ 1345349, кл. Н 03 М 3/02, 7/32,1986.(57) Изобретение относится к автоматике и вычислительной технике и является усовершенствованием устройствапо авт. св, Р 1345349. Его испольэоИзобретение относится к автоматике и вычислительной технике, может быть использовано в устройствах цифровой обработки сигналов, амплитудно- временного анализа и системах сжатия данных и является дополнительным к авт.св. Р 1345349.Цель изобретения - расширение функциональных возможностей за счет определения амплитудно-временных параметров двухполярного сигнала в моменты изменения знака его производной.На фиг. 1 изображена функциональная схема дельта-модулятора; на фиг,2 схема блока управления; на фиг. 3 - выполнение цифрового анализатора сигнала; на фиг,4 и 5 - временные диаграммы сигналов, поясняющие работу дельта-модулятора и цифрового анализа тора сигнала,Дельта-модулятор согенератор 1 тактовых и держит (фиг. 1)мпульсов, компа ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЭ И 4 Н 03 М 3/02, 7/ вание в устройствах цифровой обработ ки сигналов, амплитудно-временного анализа и системах сжатия данных поз воляет расширить функциональные возможности за счет определения амплитудно-временных параметров двухполяр ного сигнала в моменты изменения зна ка его производной, Это достигается благодаря введению блока буферной памяти и цифрового анализатора сигна3ла, в котором анализируются тройки символов выходного дельта-модулированного сигнала. 2 з.п. ф-лы, 5 ил. ратор 2, реверсивный счетчик 3, блок 4управления, преобразователь 5 коднапряжение, первый элемент ИЛИ 6, первый 7 и второй 8 формирователи переднего фронта, элемент ЗАПРЕТ 9, первык элемент И 10, РБТ-триггер 11,.элемент 12 задержки, второй элементИЛИ 13, Р-триггер 14, преобразователь 15 уровня, элемент 16 НЕ. элементы ИСКЛЮЧАЮЦЕЕ ИЛИ 17, сумматор 18,источник 19 логического нуля, цифровой анализатор 20 сигнала, блок 21буферной памяти. На фиг. 1 также обозначены информационный вход 22, пер-вый - пятый выходы 23-27. Блок 21 может быть выполнен на буферном регистре и коммутаторе,Блок 4 управления содержит (фиг.2 элемент ИЛИ-НЕ 28, элемент И 29, два элемента НЕ 30 и 31, два элемента ЗА ПРЕТ 32 и 333 1508350 Цифровой анализатор 20 сигнала содержит (фиг. 3) регистр 34 сдвига, элемент ИСКЛЮЧЙОЩЕЕ ИЛИ 35, элемент 36 задержки, элемент И 37 и селектор 38 импульсов, который может быть выполнен на одновибраторе 39 и элементе ЗА 11 РЕТ 40.Дельта-модулятор работает следующим образом,10 Работа устройства основана на принципах дельта-модуляции и осуществляется в два этапаНа первом этапепроисходит преобразование двухполярноговходного аналогового сигнала в двоич ные дельта-модулированные (ДМ) и иразрядные импульсно-кодово-модулированные (ИКМ) сигналы. Последние представляют в цифровом виде амплитудные сигналом и аппроксимирующим сигналом в обратной связи, Указанные сигналыформируются на выходах 23 и 24 устройства с частотой повторения, определяемой частотой дискретизации придельта-модуляции и фиксируются в памяти. На втором этапе осуществляетсяоперативный анализ изменения знакапроизводной входного сигнала, Еслиизменение имело место, на выходе 27устройства дополнительно формируетсяимпульсный сигнал, подтверждающийизменение знака производной входногосигнала, а запомненное значение ИКМсигнала передается на выходы 25 и 26 ЗО 35 устройства. Таким образом, ИКМ-сигна-. лы формируются только в моменты времени, когда производная входного сигнала изменяет знак. Одновременно формируются и импульсные сигналы, подтверждающие это изменение. ИКМ-сигналы характеризуют амплитудные параметры входного сигнала, а интервалы времени между появлением двух соседнихимпульсных сигналов характеризуют 45 временные параметры входного сигнала. Рассмотрим подробно, как работает дельта-модулятор, Входной двухполярный сигнал 11(фиг, 4 а) с входа 22 поступает на вход преобразователя 15 .уровня сигнала.1Блок 15 необходим для преобразования двухполярного аналогового сигнала в однополярный и может быть выполнен на операционном усилителе 50 55 с опорным напряжением смещения. Опорное напряжение и коэффициент усиления преобразоватсля 15 выбирают тапараметры входного сигнала, а ДМ-сигналы - знак разности между входным ким образом, чтобы его выходной сигнал находился в интервале (Ч., с 1 ), где Ч - шаг квантования дельта-модулятора.Блоки 2 - 18 под воздействием импульсов, поступающих с генератора 1, преобразуют входной сигнал в одноразрядные дельта-кодовые и.п-разрядные ИКМ-сигналы.Дельта-код на выходе 0-триггера 14 формируется следующим образом,Если входное напряжение 11 не выходит за интервал (-11, 11), аппроксимирующее напряжение 11 дельта-модулятора отслеживает входной сигнал . Реверсивный счетчик 3 в этом случае заполнен до соответствующего значения, ввиду чего на первом и втором выходах блока 4,управления сигналы, фиксирующие крайние состояния счетчика 3 (минимальное - 0001 и максимальное - 111), отсутствуют. Поэтому на выходах элементов ИЛИ 6 И 10 сигналы также отсутствуют, а выходной сигнал компаратора 2 через элементы ЗАПРЕТ 9 и ИЛИ 13 поступает на информационный вход П-триггера 14. Триггер 14 выполняет функцию фиксирующей цепи нулевого порядка. Элемент 12 необходим для согласования быстродействия блоков 2,4 - 6 (фиг.4 б), Сигнал 11 (фиг,4 в) соответствует значениям прироста аппроксимирующего напряжения 11 и представляет собой одноразрядный дельта-код, При выполнении условия 11 ц 11 выходные импульсы генератора 1 через блок 4 управления заполняют реверсивный счетчик 3 до минимального, при 118( -11 н или максимального, при 11 цон состояния. В результате этого импульсы на третьем и четвертом выходах блока 4 управления отсутствуют, происходит блокировка реверсивного счетчика 3, а появление сигнала на первом (при 118/ -11 ц) или втором (при 11 в 11) выходах блока 4 разрешает прохождение выходного сигнала КБТ-триггера 11 через элементы И 10 и ИЛИ 13 на 0-вход триггера 14, на выходе которого формируется код - чередующаяся последовательность единиц и нулей, соответствующая значению 11. Наличие установочных К и Я-входов в счетном триггере 11 и блоков 7 и 8 не допускает случайных сбоев в выходном дельта-коде при выполнении условия 11 вНн 1( 0,0141 -У(41 й е 1508Прямой и-разрядныйпараллельный код,который соответствует значению (величине и,знаку) входного двухполярногосигнала Н , подаваемого на вход 22устройства, формируется следующим образом,Значения имладших разрядов с выходов реверсивного счетчика 3 подаются на первые входы элементов ИСКЛЮЧйЩЕЕ ИЛИ 17, на вторые входы которых поступают инвертированные значения старшего (и-го) разряда счетчика 3. Сигнал с выхода и-го разрядасчетчика 3 используется для управления работой элементов 17, которыеработают как повторители, когда значение на выходе старшего разряда реверсивного счетчика 3 соответствуетлогической единице (УО), или жекак инверторы, когда значение старшего разряда соответствует логическому нулю (У( О) . Выходные сигналы свыходов элементов 17 поступают напервые информационные входы (и)разрядного двоичного сумматора 18(фиг, 4 г) где происходит их суммирование с инвертированными значениями старшего разряда и-разрядного кода на выходах реверсивного счетчика 3, подаваемого на вход переносасумматора 18 через элемент НЕ 16(фиг, 4 д), и с уровнями логическогонуля, подаваемыми на вторые информационные входы сумматора 18. В связис этим при Бъ 0 на выходах сумматора 18 значения разрядов равны соответствующим значениям (и)-х мпадших разрядов на выходе реверсивногосчетчика 3, а сигнал на выходе элемента НЕ 16 равен логическому нулю,Если же 11 (О, то значения (и)-хмладших разрядов счетчика 3 инвертируются и к ним добавляется единицамладшего разряда, а сигнал на выходеэлемента НЕ 16 равен логической единице.Формирование амплитудно-временныхпараметров входного сигнала тольков моменты времени, когда его производная. изменяет знак, осуществляетсяследующим образом,Сигналы в виде параллельного двоичного кода поступают на информационные входы буферного блока 21 памяти,который производит их запоминание на время одного периода дискретизации, Одновременно с запоминанием одноразрядный дельта-код, формирующийся на первом выходе 23, подается на информационный вход цифрового анализатора 20 сигнала. В анализаторе 20 на основе логической обработки дельта-кода осуществляется оперативный анализ изменения знака производной входного сигнала. Если изменение имело место, на выходе анализатора 20. формируются импульсные сигналы (фиг. 4 е), а запомненные ранее значения входного сигнала в блоке 21 поступают на четвертые выходы 27 (фиг, 4 ж,з) . При этом интервалы времени:между импульсными сигналами, формирующимися на выходе анализатора 20, характеризуют временные параметры входного сигнала.Цифровой анализатор 20 сигнала осуществляет оперативный анализ изменения знака производной входного сигнала следующим образом (фиг. 5) .Известно, что появление подряд не менее двух единичных или нулевых символов ДМ-последовательности указывает соответственно на рост или спад входного сигнала, Ввиду того, что при нулевом или постоянном входном сигнале, а также при выполнении условия Б Ъ 1 У формируется дельта-код в виде чередующихся нулей и единиц (0101или 1010)анализ изменения знака производной входного сигнала в анализаторе 20 осуществляется по составу трехзлементной пачки дельта-кода. Одноразрядный дельта-код с первого выхода 23 подается на информационный вход двухразрядного регистра 34 сдвига, В д-й момент времени на его входе и выходах первого и второго разрядов формируется значение 5 10 15 20 25 30 35 40 дельта-кода в -й, (д)-й и (-2)-й моменты времени соответственно. Ана-лиз производится только по первому 5 и третьему символам трехэлементной пачки дельта-кода, поэтому сигналы с входа и выхода второго разряда регист" ра 34 подаются на входы элемента ИСКЛЮЧАЮЦЕЕ ИЛИ 35.В таблице приведены значения выходного сигнала элемента 35 при всех возможных комбинациях символов трех- элементной пачки дельта-кода.Сигнал на выходе элемента 35 формируетея в -й момент времени приусловии1508350Таким образом, единичный сигнална выходе элемента 35 фомируетсяпри прохождении входного сигнала Нцчерез точки, лежащие между участками5возрастания, убывания или постоянногозначения т.е. в моменты времени,когда производная входного сигналаизменяет знак, Сигнал с выхода эле-мента 35 подается на первый вход элемента И 37, на второй вход которогочерез элемент 36 задержки подаютсятактовые импульсы У . Время С задержки тактовых сигналов в элементе36 выбирают из условия. Тр с, где15время срабатывания элементов 34 и 35.Единичный сигнал на выходе элемента И 37 Формируется линь при единичных значениях сигналов на его обоихвходах, При этом возможны случаи 20(фиг. 5), когда на выходе элемента 37появляется следующие подряд два импульса. Для устранения этого и выборатолько одного из них выходные импульсы элемента И 37.передаются на выход 25цифрового анализатора 20 через селектор 38 импульсов, выполненный на одновибраторе 39 и элементе ЗАПРЕТ 40.Длительность импульса на выходе одновибратора 39 выбирают из условия 302 Т)Т,где Т - период повторения импульсовтактового генератора 1,Таким образом, на первом, втором.и третьем выходах 23-25 дельта-иоду 35лятора с постоянной частотой повторения Формируются соответственно одноразрядный ДИ- и и-разрядный прямойИКМ-коды, принадлежащие номинальномудиапазону, а на четвертых 26 и пятом 4027 выходах Формируются соответственно амплитудные,и временные параметрыдвухполярного входного сигнала лишьв моменты изменения знака его производной,45 тор сигнала и Ьлок. буферной памяти, тактовые входы которых объединены и подключены к выходу элемента задержки, информационные входы цифрового анализатора сигнала и блока буферной памяти подключены соответственно к выходу второго триггера и к выходам сумматора и элемента НЕ, выходы блока буферной памяти являются четвертыми выходами дельта-модулятора, выход цифрового анализатора сигнала соединен с входом разрешения считывания блока буферной памяти и является пятым выходом дельта-модулятора.2, Дельта-модулятор по п. 1, о тл и ч а ю щ и й с я тем, что цифровой анализатор сигнала содержит регистр сдвига, элемент ИСКЛЮЧАЮЦЕЕ ИЛИ, элемент И, селектор импульсов и элемент задержки, вход которого объединен с тактовым входом регистра сдвига и является тактовым входом анализатора, информационный вход регистра.сдвига объединен с первым входом элемента ИСКЛЮЧАЮЦЕЕ ИЛИ и является информационным входом анализатора, выход второго разряда регистра сдвига сЬединен с вторым входом элемента ИСКЛЮЧАЮЦЕЕ ИЛИ, выход которого и выход элемента задержки подключены к первому и второму входам элемента И, выход которого соединен с входом селектора импульсов, выход кото.рого .является выходом анализатора.3. Дельта-модулятор по п, 2, о тл и ч а ю щ и й с я тем, что селектор импульсов содержит одновибратор.и элемент ЗАПРЕТ, разрешающий входкоторого объединен с входом одновибратора и является входом селектора,.выход одновибратора соединен с запрещающим входом элемента ЗАПРЕТ,.выход которого является выходом селектора.35 111 Формула изобретения 1. Дельта-модулятор по авт. св.11 1345349, отличающийся тем, что, с целью расширения функциональных возможностей дельта-модулятора за счет определения амплитудно- временных характеристик двухполярного входного сигнала в моменты изменения знака его производной, в дельта 55 модулятор введены цифровой анализа 0 0 0 0 1 1 1 0 0 1 1 0 0 11 0 1 0 1 0 1 0 1 0 1 0 1 0 1 01508350 Коп Редак эводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина аказНИИПИ 552/57 Госуда оставитель О.Ревинскийехред А.Кравчук Корректор Л.Беск Тираж 884 Подписноевенного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж"35, Раушская наб., д. 4/5