Гибридное интегрирующее устройство

(54) ГИБРИДНОЕСТВО (57) Изобретен ной вычислителбыть использов брид е относится кной технике ино в аналогоных системах может фро- уствых вычислител ГОСУДАРСТ 8 ЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Способы и средства интегрирующго преобразования, Сб, "Приборы,средства автоматизации и системы управления", сер.ТС 5 "Электроизмерительные приборы", М.: ЦНИИТЭИприборостроения, 1982, вып.2, с.14, рис. ройствах автоматики для длительного интегрирования аналогового сигнала, .ель изобретения - повышение точности интегрирования. Устройство содержит блок 1 интегрирования, блок 2 управления, первый 3 и второй 20 счетчики, первый 4, второй 5 и третий 19 элементы И, первый 6, второй 7 и третий 23 элементы НЕ, элемент ИЛИ-НЕ 11, первый 12 и второй 3 элементы И-НЕ, дешифратор 14, первый 15 и второй 16 формирователи сигнала, первый 17 и второй 18 триггеры, мультиплексор 21, цифро-аналоговый преобразователь 22. Устройство позволяет производить непрерывное интегрирование с высокой точностью и уменькшить в 2 раз диапазон входного напряжения вблизи нулевого потенциала), в котором погрешность интегрирования велика за счет неустойчивой работы компараторов. 4 ил.11 зобретение относится к гибридной вычислительной технике и может быть использовано в аналого-цифровых вычислительных системах и устройствах автоматики для длительного интегрирования аналогового сигнала.Пель изобретения - повышение точности интегрирования.На фиг. приведена функциональная схема гибридного интегрирующего устройства; на фиг,2 - функциональная схема блока интегрирования; на фиг.3 - функциональная схема блока управления; на фиг.4 - временные диаграммы в соответствующих точках устройства.1Гибридное интегрирующее устройство содержит блок 1 интегрирования, блок 2 управления, счетчик 3, первый 4 и второй 5 элементы И, первый 6 и второй 7 элементы НЕ, вход 8 тактовых импульсов, первый информационный выход 9, второй информационный выход 10, элемент ИЛИ-НЕ 11, первый 2 и второй 13 элементы И-НЕ, дешифратор 14, первый 15 и второй 16 формирователи импульсов, первый 17 и второй 18 триггеры, третий элемент И 19, второй счетчик 20, мультиплексор 21, цифроаналоговый преобразователь 22, третий элемент НЕ 23, информационный вход 24 устройства, вход 25 управления.Блок 1 интегрирования содержит переключатель 26, генератор 27 эталонных токов (ГЭТ),первый 28 и второй 29 усилители постоянного тока, первый 30 и второй 31 конденсаторы. Первый усилитель 28 постоянного тока (УПТ) и первый конденсатор 30 образуют первый интегратор 32, второй усилитель 29 постоянного тока и второй конденсатор 31, образуют второй интегратор 33. Блок, содержит также компараторы 34 и 35.Блок 2 управления содержит элементы И 36 и 37, четвертый 38 и пятый 39 элементы НЕ, третий 40 и четвертый 41 триггеры, второй 42, третий 43 и четвертый 44 мультиплексоры.Устройство работает следующим образом.В интеграторах 32 и 33 поочередно реализуется режим двойного интегрирования. Порядок интегрирования устанавливается с помощью логической переменной Ь, представляющей собой выход (и)-го разряда счетчика 3. При 5 0 5 20 25 30 35 40 45 50 55 Ь = 0 в первом интеграторе 32 реализуется первое интегрирование (промежутки времени С - С и С - С 7 наодиаграмме Й), а но втором интеграторе 33 - второе интегрирование (промежутки времени Со- С и 1 - 1 на диаграмме 1). Источник интегрируемогонапряжения при этом через информационный вход 24 устройства, цифроаналоговый преобразователь 22 и переключатель 26 подключен ко входу первогоинтегратора 32, первый выход ГЭТ 27обесточен. Второй выход ГЭТ 27 активизирован. В нем протекает эталонныйток того или иного направлений (взависимости от знака напряжения навыходе второго УПТ 29), который производит уменьшение напряжения (поабсолютной величине) до нуля на выходе второго УПТ 29.Величина П , которая представляет собой интеграл входного напряжения за время первого интегриронания, преобразуется при этом во временной интервал Т - С . Этот интервал заполняется тактовыми импульсами,число которых пропорционально интегралу входного воздействия за времяпервого интегрирования. Эти импульсычерез первый мультиплексор 21 (например., через первый информационныйвход) и второй элемент И 5 поступаютна выход 10 отрицательного приращения (промежуток времени Е- С, надиаграмме 1), поскольку 0 ) О, чтоявляется признаком отрицательногоинтегрируемого напряжения.Если П с О, то вьмодные импульсы .появляются на выходе 9 положительного приращения (промежуток временина диаграмме з). При Ь = 1н первом интеграторе 32 реализуетсявторое интегрирование (промежуткивремени т- Сз и С - С на диаграмме д), а во втором интеграторе 33 -первое интегрирование (промежуткивремени С - и Ст- С на диаграмме Г),Источник интегрируемого напряжения при этом через информационныйнход 24 устройства, цифроаналоговыйпреобразователь 22 и переключатель26 подключен ко входу второго интегратора 33, второй выход ГЭТ 27 обесточен. Первый выход ГЭТ 27 активизирован. Процесс второго интегрирования в первом интеграторе 32 идентичен описанному выше аналогичномупроцессу во втором интеграторе 33,16 ОО 8 4 Э 13поэто"у ц промежутке временигпоявляются импу.ьсы отрицательногопрйраЧеия интеграла входного напряжения, а н промежутке времени- импульсы полссительного приращения интеграла входного напряжения,Для реализации описанного вышеалгоритма работы устройства необходимо, чтобы н управляемом ГЭТ 27(приципиальная схема его идентичнааналогичной схеме известного устройства)ныполнялась следующая логикаработы: при р = О (это имеет местопри Б- 0) эталонный ток подтекает к входам первого и второго интеграторов 32 и 33; при р= (это жеетместо при Б 0) эталонный ток оттекает от входов первого и второгоинтеграторов 32 и 33.При Ь = 0 (нторое интегрированиереализуется во втором интеграторе33) активизирован второй выход ГЭТ 27и обесточен первый, при Ь=1 (второеинтегрирование реализуется в первоминтеграторе 2 активизирован первыйвыход ГЭТ 27 и обесточен второй. Прис 1=0 (реализуется второе интегрирование в активизированном выходе ГЭТ27 протекает эталоннья ток соответствующей полярности, при 1=1 (второе интегрирование закончено) обесточены оба выхода ГЭТ 27 (промежуткивремени г., - т , с -,. - г.на диаграммах с 1, Т, с 1, з, 1),Управляющий сигнал Ь формируется всчетчике 3, которь управляет прохождением сигнала через логический переключатель 2.Принцип действия блока 2 управления заключается н следующем,Знак напряжений на выходах первого и второго интеграторов 32 и 33заносится соответственно в третийтриггер 40 и четвертый триггер 41 втечении первого интегрирования н соответствующих интеграторах 32 и 33 ввиде определенных значений логических переменных с и Ь, которые вырабатываются соответственно первым ивторым компараторами 34 и 35. Приэтом предполагаются следующие соотношения; если с 1(Е)О, то с 1 (Ь) = 0;если с 1 (Г)с О, то с (Ь) = 1. Второй мультиплексор 42 транслирует запомненное значение с или Ь (в зависимости от сигнала с) на первый выход логического переключателя 5 10 5 20 25 30 35 40 45 50 11 а этом вьгходе образ; етс я гигалР, который н ГЭТ 27 упраляет направлением эталонного тока. Так, приЬ = 0 (второе интегрирование идет новтором интеграторе 33) с=1 (второймультиплексор 42 транслирует сигцалЬ с выхода четвертого триггера 41),поэтому Р = ,Допустим, что н течение первогоинтегрирования во втором интеграторе 33 ныполнилось условие Т 1= Г 0(момент времени Т на диаграмме с).При этом р = Ь = 0 (диаграмма р 1.Это означает, что эталонный ток навтором выходе ГЭТ 27 подтекает квходу второго интегратора 33, чтои требуется для уменьшения напряжения на выходе второго интегратора 33.Другие ситуации, которые могут возникнуть в устройстве, можно проанализировать аналогичным способом.Третий и четвертый мультиплексоры43 и 44 совместно с пятым элементомНЕ 39 формируют сигнал с 1, Аналогичноформируется сигнал с 1. Сигнал с = 1обеспечивает прохождение через третиймультиплексор 43 сигнала Ь (с выходавторого компаратора 35) . Этот сигналпоступает на первый и второй (черезпятый элемент НЕ 39) информационныевходы четвертого мультиплексора 44.Сигнал р = О, который действует науправляющем входе четвертого мультиплексора 44, обеспечивает прохождение сигналапо первому информационному входу четвертого мультиплексора 44 (т.е. без инверсии),поэтому 1 = Ь.Анализ диаграмм 1 м 1 в промежутке времени То- Т показывает,что сигнал с = О в течении всеговремени второго интегрирования вовтором интеграторе 33. Если 1=1,как это имеет место в промежутке времени С- С, то сигнал р = 1 и четвертый мультиплексор 44 пропускаетсигнал Ь по второму информационномувходу (т.е. с инверсией), поэтому- Ь. Анализ диаграмм Ь,р,с в промежутке времени Т - 1 ь показывает,что с=0 в течение всего времени второго интегрирования во втором интеграторе 33. Такю образом, при любом знакевыходного напряжения второго интег -ратора 33 сигнал с = 0 в течениивсего времени второго интегрированияво втором интеграторе 33, что соот 1316008нетстнует алгоритму работы всегоустройства в целом. Аналогичным образом функционирует логический пере -ключатель 2 и во время второго интегрирования в первом интеграторе 32,только в качестве входных используются сигналы г и о. Первый элементИ 4 и второй элемент И 5 обеспечивают прохождение тактовых импульсов навыходы 9 и 1 О устройства только н течении второго интегрирования в соответствующих интеграторах 32 и 33.Это обеспечивается подачей открывающего сигнала й через второй элементНЕ 7,Сигнал р определяет номер выхода,на котором появляются тактовые импульсы. При р = 0 открыт второй элемент И 5 тактовые импульсы появляются на втором информационном выходе10 устройства (выходе 1), которыйявляется выходом отрицательного приращения интеграла входного воздействия. При р=1 открыт первый элементИ 4 и тактовые импульсы появляютсяна первом информационном выходе 9устройства (выход з), который является выходом положительного приращенпя интеграла входного воздействия. Четвертый элемент И 36 и пятый элемент И 37 обеспечивают прохожде ние импульсов записи соответственно в третий триггер 40 и четвертый триггер 4 н течении первого интегрирования н соответствующих интеграторах 32 и 33.Элемент ИЛИ-НЕ 11, первый и второй элементы И-НЕ 12 и 13, дешифратор 14, первый и второй формирователи 15 и 16 сигнала, первый и второй триггеры 17 и 18, третий элемент И 19, второй счетчик 20, мультиплексор 21, цифроаналоговый преобразователь 22 и третий элемент НЕ 23 при,цают устройству адаптивные свойства к величине входного сигнала. Пернона - чально управляющий сигнал на входе 25 управления имеет нулевое значение, поэтому первый и второй триггеры 17 и 18, а также второй счетчик 20 находятся в нулевом состоянии (управляющий сигнал принимает единичное значение в начале интегрирования и сохраняет это значение в течение всего времени интегрирования) . Нулевой сигнал на выходе второго триггера 18 обеспечивает передачу сигнала через мультиплексор 21 по 5 1 О 15 20 25 30 35 40 45 50 55 первому информационному нходу (тактовые импульсы проходят на третьи входы первого и второго элементов И 4 и 5 без деления частоты), блокирует прохождение тактовых импульсон на счетный вход второго счетчика 20 через третий элемент И 19 и задает масштаб преобразования цифроаналогового преобразователя 22 подключением сопротивления Кинтегрирующего резистора, который поочередно с помощью переключателя 26 подключается ко входам первого и второго интеграторов 32 и 33Если входное напряжение уменьшается и становится меньше первого порогового уровня, т.е. /11/Упор где П- относительно небольшое напряжение, то второй триггер 18 устанавливается в единичное состояние, Это влечет за собой уменьшение эквивалентного сопротивления резистора между информационным входом и выходом цифроаналогового преобразователя 22 до величины К = К/2 , где К = - 0,1,2, что н 2 раз увеличивает масштаб преобразования гибридного интегрирующего устройства.1Для компенсаЦии увеличения масштаба преобразования частота тактовых импульсов уменьшается н 2 раз вторым счетчиком 20, поскольку при единичном сигнале на выходе второго триггера 18 третий элемент И 19 разблокировки и тактовые импульсы поступают на счетный вход второго счетчик ка 20 с коэффициентом деления 2 Выходная последовательность тактовых импульсов этого счетчика (уменьшенной частоты) проходит через мультиплексор 21 по второму информационному входу и поступает на третьи входы первого и второго элементов И 4 и 5 вместо последовательности тактовых импульсов номинальной частоты.Увеличение масштаба преобразования (с последующей его компенсацией) позволяет при малых входных сигналах устройства увеличить крутизну нарастания напряжения на выходах первого и второго интеграторов 32 и 33 и эа время первого интегрирования в соответствующих интеграторах накопить большее напряжение на выходах первого и второго интеграторов 32 и 33. Это позволяет первому и второму компараторам 34 и 35 точнее произвес - ти сравнение соответствующих сигна,Фо рмула изобретения40 Гибридное интегрирующее устройство, содержащее блок интегрирования, выходы которого подключены к информационным входам блока управления, управляющий вход которого соединен с выходом (и)-го разряда первого счетчика, первый выход подключен к входу управления направлением интегрирования блока интегрирования, первому входу первого элемента И и через первый элемент НЕ к первому входу второго элемента И, второй выход блока управления соединен с входом запуска интегрирующего блока и через второй элемент НЕ с с вторыми входами первого и второго элементов И, выходы которых являются первым и вторым информационными выходами устройства, причем вход 45 50 55 лов с нулевым по гецциадом (цри малыхсравциваемьгх напряжениях ачастуюнаблюдается неустойчивая работа компараторов 34 и 35), а значит улучшить точностные характеристики устройства в целом,Произвольно меняющееся входноенапряжение может в последующие моменты времени нарастать. 11 цтегрировациес увеличенным масштабом преобразонания при этом возможно, если /Б/1)ор где Пор - второй пороговыйуровень, причем П пор г ) Спор Привыполнении условия /П /У нтоЬ пор,рой триггер 18 сбрасывается в нулевое состояние и интегрирование продолжается с номинальным масштабомпреобразования. Пороговые напряженияПор, и Ппарг в устройстве не вырабатываются, а заменяются пропорциональными им промежутками времени1 и С -соответственно. Пороговые длительности- С ид 2 4 бформируются счетчиком 3, элементомИЛИ-НЕ 11 и дешифратором 14.Анализ принципа действия предлагаемого устройства показывает, чтооно, сохраняя достоинства известного устройства, например непрерывноеинтегрирование с высокими точностьюи помехоустойчивостью, имеет преимущества, выражающиеся в уменьшениикв 2 раз диапазона входного напряжения 1 вблизи нулевого потенциала),в котором погрешность интегрирования 35велика за счет неустойчивой работыкомпараторов. задания переключения тактов ицтегрировация интегрирующего блока подключен к вьходу (п)-го разряда первого счетчика, а тактовые входы первого счетчика и блока управления соединены с входом тактовых импульсов устройства, о т л и ч а ю щ е ес я тем, что, с целью повышения точности интегрирования, в него введены элемент ИЛИ-НЕ, первый и второй элементы И-НЕ, дешифратор, первый и второй формирователи импульсов, первый и второй триггеры, третий элемент И, второй счетчик, мультиплексор, третий элемент НЕ и цифроаналоговый преобразователь, информационный вход которого является информационным входом устройства, а выход подключен к информационному входу блока интегрирования, первая группа выходов первого счетчика через элемент ИЛИ-НЕ подключена к первому входу первого элемента И-НЕ, вторая группа выходов через дешифратор соединена с первым входом второго элемента И-НЕ, вторые входы первого и второго элементов И-НЕ через первый формирователь импульсов подключены к второму выходу блока управления, а их выходы соединены соответственно с установочным входом и входом обнуления второго триггера, выход которого подключен к установочному входу первого триггера, соединенного входом обнуления с третьей группой выходов первого счетчика через второй формирователь импульсов, выход первого триггера подключен к входам изменения масштаба преобразования цифроаналогового преобразователя непосредственно и через третий элемент НЕ, первому входу третьего элемента И и управляющему входу мультиплексора, первый информационный вход которого соединен с входом тактовых импульсов устройства, связанным с вторым входом третьего элемента И, выход третьего элемента И подключен к тактовому входу второго счетчика, выход которого соединен с вторым информационным входом мультиплексора, причем третьи входы первого и второго элементов И подключены к выходу мультиплексора, а вход установки в нО устройства подключен к входам начальной установки первого и второго триггеров и входу обнуления второго счетчика.1316008 л-( яп-) -1 4 Ь б 7 Фиг 4 Составитель С.Белктор П.Гереши Техред Н.Глущенко ешетйик Корректо 2365/52 Тирах 672ВНИИПИ Государственного комитепо делам изобретений и открыт 113035, Москва, Ж, Раушская н исн д.4 изводственно-полиграфическое предприятие, г.уигород, ул. Проектная,