Аналого-цифровой преобразователь

СОЮЗ СОВЕТСНИСОЦИАЛИСТ ИЧЕСКРЕСПУБЛИХ А 1 П 9) 311 504 НО 12 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ Р( г НИЕ ИЗОБРЕТЕМУ СВИДЕТЕЛЬСТВУ ИСА Н АВТОнно-из ргоизные си 4.ское свидкл. НО АЛОГО-ЦИФР бретение и вычисли тносится к измериной льнои техни ков(57) Изо етельство СССР 3 М 1/46, 1980.ОВОИ ПРЕОБРАЗОВАТЕЛЬ может быть использовано для полученияколичественной информации о быстропротекающих процессах, В преобразователь, содержащий усилитель 1 разности, аналого-цифровой преобразователь 2 разности, первый цифроаналоговый преобразователь 3, сумматор 7,мультиплексор 6, блок 9 управления,с целью уменьшения динамической погрешности и расширения диапазона входного сигнала, введены блок 4 заданиярежима работы устройства и блок 5экстраполяции, Положительный эффектдостигается эа счет введения параллельного канала и использования усовершенствованного алгоритма уравновешивания. 3 э,п. ф-лы, 6,ил,1022 13Изобретение относится к измерительной и вычислительной технике иможет быть использовано для получения количественной информации о быстропротекающих процессах.Целью изобретения является уменьшение динамической погрешности и расширение частотного диапазона входного сигнала.На Фиг. 1 представлена структурная схема устройства; на фиг. 2 -функциональная схема блока заданиярежима работы устройства; на Фиг,3функциональная схема блока экстраполяции; на фиг, 4 - временные диаграммы работы устройства; на Фиг,5 функциональная схема блока управления; на Фиг. 6 - временные диаграммы работы блока управления,Аналога-цифровой преобразователь(фиг, 1) содержит усилитель 1 разности, аналого-цифровой преобразователь 2 разности, первый цифроаналоговый преобразователь 3, блок 4задания режима работы устройства,блок 5 экстраполяции, мультиплексо:р6, сумматор 7, второй цифроаналоговыйпреобразователь 8, блок 9 управления.Блок 4 задания режима работы устройства выполнен на первом, втором,третьем элементах 10, 11, 12 И, первом и втором элементах 13 и 14 ИЛИ,счетчике 5 импульсов триггере 6,Блок 5 экстраполяции выполнен напервом и втором регистрах 17 и 18,нервам и втором сумматорах 19 и 20,умножителе 21, первом и втором мультиплексорах 22 и 23,Блок 9 управления выполнен на пятиэлементах 24-28 задержки импульсов,генераторе 29 импульсов, первом ивтором 0-триггерах 30 и 31, первоми втором формирователях 32 и 33 импульсов, инверторе 34 и элементе35 ИЛИ,Работа устройства поясняется временными диаграммами (Фиг. 4).В моменты времени Г, и г. (Фиг.4 а),1причем -,1= - Тц, где Т ц - времяцикла преобразования устройства;моменты дискретизации входного сигнала; С 2 вмоменты дополнительнойоценки разности, производятся оценки разностей д,( ) и а(1 ) (Фиг,4 с)аналого-цифровым преобразователем2 разности (Фиг. 1) по сигналу У 6(Фиг, 46) блока 9 управпения (Фиг 5). 5 0 15 20 25 30 35 40 45 50 55 2В моменты времени 1 по сигналуУ 1 (Фиг, 4) с блока 9 (Фиг, 5) дополнительный маларазрядный цифроаналоговый преобразователь 8 (фиг. 1)компенсирует приращение входного сигнала ь(т)=П,(С)-11, а еслипроисходит переполнение шкалы дополнительнага цифроаналогового преобразователя 8, то вводится максимальноезначение шкалы последнего,По значениям кода разности, (Г)==П-П( ) осуществляется выборрежима рабаты устройства в блоке 4задания режимов (Фиг. 2). Если разности д или 1(Г ) превышают шкалы аналого-цифрового преобразователя2 разности, то на выходе "Переполнение" последнего будет присутствоватьсигнал "1", если не превышают - "0",В случае наличия сигнала "1" на одномиз прямых выходов счетчика 15 импульсов (при поступлении на ега входсигнала переполнения) по сигналам У 4и У 7 (Фиг, 46) с блока 9 на второмвыходе блока 4 задания режима появится сигнал "1". Этот сигнал поступаетна первый адресный вход мультиплексора 6, разрешая прохождение черезпоследний кода с выхода аналого-цифрового преобразователя 2 разности попервому информационному входу мультиплексора 6, и на вход синхронизациисумматора 7, разрешая прибавление ксодержимому последнего кода с выходааналого-циФрового преобразователя 2разности.Таким образом, в случае наличияпереполнения аналога-цифрового преобразователя 2 разности в моменты вре-мени г. и с (Фиг. 4 а) два раза зацикл преобразования по сигналам У 4и У 7 (фиг. 4 о) с блока 9 к содержимому сумматора 7 добавляется максимальное значение кода аналого-цифрового преобразователя 2 разности, апо сигналу У 8 (фиг. 46) с блока 9вводится соответствующее приращениепервым цифроаналоговым преобразователем 3 и обнуляется второй цифроаналоговый преобразователь 8.В случае .отсутствия в моментывремени 1: и г., (фиг. 4 с) сигналапереполнения с выхода "Переполнение"аналаго-цифрового преобразователя 2разности (сигнал 0" на выходе Переполнение" аналого-цифрового преобразователя 2 разности), на инверсныхвыходах счетчика 15 импульсов будутприсутствовать сигналы "1". По сиг22 4 М =-ЗМ 1+4 М 3 13110налу У 4 (фиг. 4 Б) с блока 9 триггер16 будет установлен в единичное состояние, а затем по сигналу У 8.(Фиг. 4 Б) с блока 9 этот триггербудет установлен в нулевое состояние.Единичный сигнал с прямого выходатриггера 16, поступающий на первыйадресный вход мультиплексора 6, разрешает прохождение через последнийкода с выхода блока 5 экстраполяции 1 рпо второму информационному входуэтого мультиплексора. Таким образом,в случае отсутствия переполненияаналого-цифрового преобразователя 2разности в моменты времени й и15(Фиг, 4 а) блок 4 задания режима вйдает разрешение на работу устройства врежиме экстраполяции,На выходе блока 5 экстраполяцииФормируется код.приращения экстрапо Олируемой величины (уравновешивающегосигнала) в соответствии с выражением,полученным из уравнения для интерполяционного полинома Лагранжа (1) дляслучая расположения узлов экстраполяции С 1 и 1представленного нафиг. 4 с: где И - код, соответствующий приращению Фк ("1(1+11) =Пк (" (1+11)К( 1И - код, соответствующий д 1(с );11И - код, соответствующий д (12,).13 111 11235 где И - код, соответствующий й 2(С )(Фиг. 2 а)Код И, который появляется на выходе аналого-цифрового преобразовате 40 ля 2 разности в моменты дискретизации й 1 по сигналу У 1 (фиг, 46) с блока 9 заносится в регистр 17 (Фиг. 3) и проходит через мультиплексор 22 (фиг, 3). на второй вход умножителя 21 (Фиг. 3). На первый вход последнего в этот момент времени поступает двоичный код числа "3" с выхода.муль.типлексора 23 (фиг. 3). В умножителе 21 (Фиг. 3) выполняется умножение кодов числа "3" и Н результат которого по сигналу У 2 (Фиг. 4) с блока 9 (фиг. 5) заносится в регистр 18 (фиг. 3). блока 9 суммируется с кодом И 1 из регистра 17 в сумматоре 20 (фиг. 3).По сигналу У 4 (фиг, 46) с блока 9код М =И 1+112 образовавшийся в сумматоре 20, проходит через мультиплексор 22 на первый вход умножителя 21 (Фиг. 3), на второй вход которого в этот момент времени подается двоичный код числа "4" с выхода мультиплексора 23 (Фиг. 3), В умножителе 21 (фиг. 3) выполняется умножение кодов числа "4" и И. Из результата этого умножения по сигналу У 5 (Фиг. 46) с блока 9 (фиг. 5) вычитается результат предыдущего умножения, который хранится в регистре 18 (фиг. 3), Таким образом, на выходе сумматора 19 (фиг. 3) устанавливаетсякод И в соответствии с выражением (1),Код И с выхода блока 5 экстраполяции проходит через мультиплексор 6 по его второму информационному входу, если на первый адресный вход последнего подается сигнал "1".Код с выхода мультиплексора 6 по сигналу У 7 (фиг. 4 Б) с блока 9 суммируется в сумматоре 7 с кодом, накопленным в последнем. Результат сс 1 мирования по сигналу У 8 (фиг.4 Ь) с блока 9 заносится в регистр первого цифроаналогового преобразователя 3, сигнал с выхода которого поступа" ет на второй вход усилителя 1 разности. По сигналу У 8 (фиг, 4 Б) с блока 9 производится обнуление регистра второго цифроаналогового преобразователя 8.Выходной код считывается в моменты дискретизации е (фиг. 4 а) и образуется путем суммирования кодов с выходов сумматора 7 и аналого-цифрового преобразователя 2 разности.Предложенное устройство позволяет уменьшить динамическую погрешностьи расширить частотный диапазон входного сигнала. Формула изобретения 1. Аналого-цифровой преобразователь, содержащий усилитель разности, аналого-цифровой преобразователь разности, сумматор, первый цифроаналого55 В моменты дополнительной оценки разности й; с выхода аналого-цифрового преобразователя 2 разности поступает код И 2 который в эти моменты времени по сигналу УЗ (фиг40) с вый преобразователь блок управленияи мультиплексор, первые информационные входы которого подключены к соответствующим информационным выходаманалого-цифрового преобразователя раэ311022 5ности, информационный вход которогосоединен с выходом усилителя разности, первый вход которого являетсявходной шиной, а второй вход подключен к выходу первого цифроаналогово 5го преобразователя, информационныбвходы, которого соединены с соответствующими выходами сумматора, информационные входы которого подключенык соответствующим выходам мультиплек Осора, о т л и ч а ю щ и й с я тем, 1что, с целью уменьшения динамическойпогрешности и расширения. частотногодиапазона входного сигнала, в неговведены второй цифроаналоговый преобразователь, блок задания режимаработы устройства и блок экстраполяции, первый управляющий вход которого объединен с первым управляющимвходом второго цифроаналогового преобразователя и подключен к первомувыходу блока управления, второй,третий, четвертый и пятый выходы которого соединены с одноименными управляющими входами блока экстраполяции, информационные выходы которогоподключены к соответствующим вторыминформационным входам мультиплексора, а информационные входы обьединены с соответствующими информационными входами второго цифроаналоговогопреобразователя и соединены с соответствующими информационными выходами аналого-цифрового преобразователя разности, выход переполнения которого подключен к первому входу блоказадания режима работы устройства,первый выход которого соединен с первым управляющим входом мультиплексора, второй управляющий вход которогообъединен с входом синхронизациисумматора и подключен к второму выходу блока задания режима работы устройства, второй вход которого соединен с четвертым выходом блока управ 45ления, а третий вход объединен с входом управления аналого-цифровогопреобразователя разности и подключенк шестому выходу блока управления,седьмой выход которого. соединен свходом управления сумматора и четвертым входом блока задания режима работы устройства, пятый вход которогообъединен с управляющим входом первого цифоаналогового преобразователя,вторым управляющим входом второгоцифроаналогового преобразователя иподключен к восьмому выходу блокауправления, выход второго цифроанало 6гового преобразователя соединен свторым входом усилителя разности.2. Преобразователь по п. 1, о тл и ч а ю щ и й с я тем, что блокзадания режима работы устройства выполнен на трех элементах И, двухэлементах ИЛИ, счетчике импульсов итриггере, нулевой вход которого объединен с входом обнуления счетчикаимпульсов и является пятым входомблока режима работы устройства, первым выходом которого является прямой выход триггера, единичный входкоторого соединен с выходом первогоэлемента И, первый вход которогообъединен с первым входом первого элемента ИЛИ и является вторым входомблока задания режима работы устройства, а второй и третий входы подключены соответственно к инверснымвыходам младшего и старшего разрядовсчетчика импульсов, прямые выходыэтих разрядов соединены соответственно с первым и вторым входами второгоэлемента ИЛИ, выход которого подключен к первому входу второго элементаИ, выход которого является вторымвыходом блока задания режима работыустройства, а второй вход - соединен с вьгкодом первого элемента ИЛИ,второй вход которого является четвертым входом блока задания режима работы устройства, первым и третьимвходами которого являются соответственно первый и второй входы третьегоэлемента И, выход которого подключен к счетному входу счетчика импульсов,3, Преобразователь по. п. 1, о г л и ч а ю щ и й с я тем, что блок экстраполяции выполнен на двух регистрах, двух сумматорах, умножителе и двух мультиплексорах, первые управляющие входы которых объединены с входом записи первого регистра и являются первым управляющим входом блока экстраполяции, вторым управляющим входом которого является вход записи второго регистра, выходы которого подключены к соответствующим первым информационным входам первого сумматора, вторые информационные входы которого объединены с информационными входами второго регистра и соединены с соответствующими выходами умножителя, первые информационные входы которого подключены к соответствующим .выходам первого мультиплексора,1311022 35 7а вторые информационные входы подключены к соответствующим выходам второго мультиплексора, второй управляющий вход которого объединен с вторым управляющим входом первого . мультиплексора и является четвертым удравляющим входом блока экстраполяции, а вход младшего разряда первой информационной группы входов объединен с входами старших разрядов второй информационной группы входов и подключен к шине логического "0", входы старших разрядов первой информационной группы входов и вход младшего разряда второй информационной группы входов второго мультиплексора объединены и подключены к шине логической "1", первые информационные входы первого мультиплексора и второго сумматора объединены с соответствующими информационными входами первого регистра и являются соответствующими информационными входами блока экстраполяции, пятым управляющим входом которого является вход синхро низации первого сумматора, выходы которого являются информационными выходами блока экстраполяции, третьим управляющим входом которого является вход синхронизации второго сумматора, выход которого подключен к вторым информационным входам первого мультиплексора, а вторые информационные входы соедынены с соответст - вующими выходами первого регистра. 84. Преобразователь по п, 1, о тл и ч а ю щ и й с я тем, что блок управления выполнен на пяти элементах задержки импульсов, генераторе импульсов, двух П-триггерах, двух формирователях импульсов, инверторе и элементе ИЛИ, выход которого является шестым выходом блока управления, а.первый вход объединен с входом первого элемента задержки импульсов, подключен к выходу первого формирователя импульсов и является первым выходом блока управления, вторым выходом которого является выход первого элемента задержки импульсов, а третьим выходом - является выход второго формирователя импульсов, который подключен к второму входу элемента ИЛИ и входу второго элемента задержки импульсов, вход второго Формирователя импульсов соединен с прямым выходом первого Э-триггера, инверсный выход которого подключен к его Б входу, а С-вход соединен с выходом инвертора, вход которого объединен с С-входом второго 0-триггера и подключен к выходу генератора импульсов, П-вход второго В-триггера соединен с его инверсным выходом, а прямой выход подключен к входу первого формирователя импульсов, второй, третий, четвертый и пятый элементы задержки импульсов соедийены последовательно,а их выходы являются соответственно четвертым, пятым, седьмым и восьмым выходами блока управления.1311022 У 1 Уо У 8 Уб оставитель ехред М.Хо.Спиридонов Реда М,Банд Корректор М и Заказ 190 о коми и отушска роизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 902арственнзобретенЖ,ТиражВНИИПИ Госудпо делам3035, Москв Подписнета СССРтийнаб д, 4/5