Коммутатор

,тол)дтел ьс к й приооров ГГГР18. 10.84 к элсктроизчеыть использо- тельцо-ицфорраслцирсцис ей ком хлутатоый коммутатор ельно ввелецы ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ А ВТОРСКОМУ СВИДЕТЕЛЬСТВ(57) Изобретение относитсярительцой техлике и чожет бвано в коммутаторах измеримациоцллых систем. Цельфункциональных возчокцостра. Для этого в чцогокацальцпо авт. св.1182658 лополцит два блока срдвцслллля, олок уст(лл)к члн,л;л измерений, счетчик, триггер, лв; эл( ч(. л л;л И.;лИ, форчцровдтсль ллхлцу,л со и глк з;лнрета. В устройстве ллрс:лусхл;ллрллллллслс 5) и(- хлож ость злллдлллл 5 л сл(оро(тлл О ро(чл, лл(л.льл, вречеци заЛсржки сллллхроллхлллхглл )ллл лл(- СИТте ЬЛЛО Та КТОВЫ Х ЛЛ Л Ллчс ЬСВ ЛГ Я К л) ж. лЛ кдлла,д ллл.Тллвлл,3 чдльлло с члстохл (го сро действия и в лллирокоч л)рсмсхл ди;лпд )ллс. авточдтичсскос их ллср(клю и с.:)г л;л( г возчожцость свод.о кочхлут;л грцых л.лдт с рслз, чллл)лл глл ах э, лсктролл ля х ключей, возможцость ллроизво.льлл(н с,лд измерений цд лллчкллутох и;ллл;л,лс ( ) л(л первого и посл(лук)лцсг ллзчср(или,-)г обеспечивает млло окрдтлльл( лл.лхл(рслллли каца:лс с плакс)ллл,льцолл сл(орос ьлллрлил.1Изобретение относится к электроизмерительной технике, в частности к коммутаторам измерительных информационных систем, и является усовершенствованием известного устройства по авт. св. Мо 1182658.Цель изобретения - расширение функциональных возможностей за счет обеспечения произвольного числа измерений на замкнутом канале с учетом первого и последующего измерения.На чертеже представлена функциональная схема коммутатора.Коммутатор содержит Р блоков 1,1 - 1.Р коммутации, состоящих из М коммутаторных плат 2.1 - 2.М коммутации входных измерительных сигналов, посредством которых объединены по выходу группы из М каналов, триггер 3 разрешения работы, последовательно соединенные задающий высокочастотный генератор 4, делитель 5, переключающее устройство 6, последовательно соединенные счетчики 7 - 9, дешифратор 10 М каналов, дешифратор 11 М групп каналов, дешифратор2.Р блоков коммутации, выходы дешифраторов при этом соединены с управляющими входами соответствующих М каналов, М групп каналов, Р блоков коммутации, М управляемых формирователей 13.1 - 13.М по числу Р блоков коммутации, два счетчика 14 и 15, два блока 16 и 17 сравнения, три элемента ИЛИ 18 - 20, два триггера 21 и 22, блок 23 уставок порядка скорости опроса, блок 24 уставок порядка паузы, блок 25 уставок величины скорости опроса, блок 26 уставок . величины паузы, блок 27 уставок адреса параметров времени коммутации, два регистра 28 и 29, два дополнительных управляемых формирователя 30 и 31, блок 32 уставок времени задержки синхроимпульсов, инвертор 33, два элемента И 34 и 35, шины Пуск 36 и Сброс 37, Синхроимпульс 38, фиксированная скорость 39, шина 40 данных, шина 41 адреса, третий 42 и четвертый 43 блоки сравнения, блок 44 уставок числа измерений, третий счетчик 45, третий триггер 46, четвертый 47 и пятый 48 элементы ИЛИ, формирователь 49, блок 50 запрета, шины Конец операции 51, Непрерывный опрос 52,При этом выход переключающего устройства 6 соединен со счетным входом первого счетчика 14, выход которого соединен с первыми входами первого блока 16 сравнения, вторые входы которого соединены с объединенными выходами блока 25 уставок величины скорости опроса и блока 26 уставок величины паузы, выход первого блока 16 сравнения соединен с первыми входами первого 18 и второго 19 элементов ИЛИ, вторые входы элементов ИЛИ 18 и 19 соединены с шинами Пуск 36 и Сброс 37 соответственно, выходы элементов ИЛИ 18 и 19 соединены со счетным входом первого триггера 21 и установочными входами делителей 5 и первого счетчика 14 соответственно, пря 5 10 15 20 25 30 35 40 45 50 55 мой выход первого триггера 21 соединен со счетным входом счетчика 7 М каналов, стробирующими входами дешифраторов 10 - 12 М каналов, М групп каналов, Р блоков коммутации, со счетным входом второго триггера 22 и со .считывающими входами блока 23 уставок порядка скорости опроса и блока 25 уставок величины скорости опроса, инверсный выход первого триггера 21 соединен со считывающими входами блока 24 уставок порядка паузы и блока 26 уставок величины паузы, объединенные выходы блока 23 уставок порядка скорости опроса и блока 24 уставок порядка паузы соединены с адресными входами переключающего устройства 6, выходы счетчиков 7 - 9 Я каналов, М групп каналов, Р блоков коммутации соединены с адресными входами блока 32 уставок времени задержки синхроимпульсов и с адресными входами блока 27 уставок адреса параметров времени коммутации, выход которого соединен с выходами первого 28 и второго 29 регистров и с адресными, входами блоков уставок порядка 23 и величины скорости опроса 25, блоков уставок порядка 24 и величины паузы 26, считывающие входы блоков уста вок адреса параметров времени коммутации 27 и времени задержки синхроимпульсов 32 соединены с выходом триггера 3 разрешения работы и с установочным входом первого триггера 21, входы М управляемых формирователей 13. - 13.М в каждом блоке коммутации Р соединены с выходами признака типа ком мутаторной платы соответствующих М коммутаторных плат, управляющие входы - с выходами дешифратора 11 М групп каналов, а объединенные выходы - с управляющим входом первого дополнительного управляющего формирователя 30, входом инвертора 33, первым входом второго элемента И 35, выход инвертора 33 соединен с первым входом первого элемента И 34 и управляющим входом второго дополнительного управляемого формирователя 31, объединенные вторые входы первого 34 и второго 35 элементов И соединены с шиной 39 фиксированная скорость, выход первого элемента И 34 соединен с управляющим входом первого регистра 28, выход второго элемента И 35 соединен с управляющим входом второго регистра 29, входы первого30 и второго 31 дополнительных управляемых формирователей соединены с выходами делителей 5, а объединенные выходы - со счетным входом второго счетчика 15, выход которого соединен с первыми входами второго блока 17 сравнения, вторые входы которого соединены с выходом блока 32 уставок времени задержки синхроимпульсов, а выход - с установочным входом второго триггера 22 и вторым входом третьего элемента ИЛИ 20, первый вход которого соединен с шиной 37 Сброс, а выход - с установочным входом второго счетчика 15, выход второго тригге 12659903ра 22 соединен с шиной 38 Синхроимпульс, входы ланных шести блоков 23 - 27 и 32 уставок соединены с шиной 40 ланных, алресные входы двух регистров 28 и 29 соелинецы с шиной 41 адреса.Кроме того, первые вхолы первого бло 5 ка 16 сравнения и выход первого счетчика 14 соелинецы с первыми вхолами третьего блока 42 сравнения, вторые входы которого соелинены с вторыми входами первого олока 16 сравнения и с обьелиненными выхо- )о лами блока 26 уставок величины паузы и блока 25 уставок величины скорости опроса, считывающий вход последнего соелицец со считывающим входом блока 23 порялка скорости опроса, счетным входом счетчика 7 А каналов, строоирующими вхолами лешифраторов О в 12 % кацалов, М групп каналов, Р блоков коммутации, счетным вхолом второго триггера 22, прямым выхолом первого триггера 21 и управляющим входом третьего блока 42 сравнения, выход которого соелццс и с входом формирователя 49 и со счетным входом третьего счетчика 45, выхол которого соелицец с вторыми вхолами четвертоо блока 43 сравнения, первые входы послелцего соединены с выходо 1 блока 44 уставок числа измерений, алресные вхолы которого соелинены с адресными входами блока 32 уставок времени задержки синхроимпульсов, блока 27 уставок алреса параметров времени коммутации и выходами счетчиков 7 - 9 31 каналов, М групп каналов, Р блоков коммутации, а входы лаццых - с шиной 40 данных. 30 выхол четвертого блока 43 сравнения соелинец с первым вхолом пятого элемента ИЛИ 48 и вторым установочным входом третьего триггера 46, первый установочный в.ол которого соелинен с вьхолом второго триггера 22, шиной 38 Сицхроимпульс и первым 35 вхолом четвертого элемента ИЛИ 47, второй вход которого соелине с выхолом формирователя 49, а выхол - с шиной 51 Конец операции, выход третьего триггера 46 соединен с первым входом блока 50 запрета, второй вход которого соединен с шиной 52 Непрерывный опрос, а выход - с вторым установочным входом первого триггера 21. второй вход пятого элемента ИЛИ 48 соединен с шиной 37 Сброс, а выхол -- с установочным входом третьего счетчика 45.Коммутатор работает следующим 00- разом. Перед началом работы листанпцонцо или от органов управления произволится запись соответстуюших данных с шины 40 данных в блоки 23 - 27, 32 и 44. Устацокз подачей сигнала Сброс по шине 37 через элементы ИЛИ 9, 20 и 48 устанавливаются в нулевое состояние делители 5, счетчики 14, 15 и 45, триггер 22, а триггер 3 - в состояние, запрещающее работу коммутатора, т. е. блокируется работа триггера 21.По сигналу Пуск по шине 36 триггер 3 разрешения работы устанавливается в состояцие, разрешающее прохожлецие тактовых импульсов на счетный вход счетчика 7. Сигцал Пуск через элемент ИЛИ 18 уст;Идвливает триггер 21 в состояние, при которых на прямом выхоле его появляется импульс, передний фронт которого является перелцим фронтом первого тактового импульса, и- ступающего на счетный вхол четчикд 7, устанавливая тем самым счетчики 7 9 Б состояние, соответствуощее первому кзцзлу в цикле. С выхола счетчиков 7 - -9 кол цом рд первого канала поступает цз вхолы лшиф - раторов 10 - 2, с выхолз которых уцр;Б- ляющие сигналь поступаюг цд вхолы соответствующих Р блоков 1.1 - 1.Р коммутации, М коммутаторцых плат 2. 2.М и % кдцдлов, и происхолит замыкание первого кц;г 1. Кол с выходов счетчиков 7 - 9 поступал ца адресные входы блока 27 уставк, д импульс с триггера 3 разрецдет считывание солержимого соответствук)щей ячики пдх 51- ти ца выхол блока 27 уставок и олцовремцц) ца алресцые входы блоки 23 26 ст;1 ок. фОРМИРЯ Т.М СЗМЬ 1 Х сЛР."С 51 ЕК Пс 1 М 1 ГИ. Б которых хранят 51 прдметр ремеци коммутации первого ксИлз. Импульспрхого ВЫХОЛа трнГГЕра 21 рдЗрЕШаЛ СсИт,ц;цп солержимого ячеек памяти Б блоках 23 и 25 ХСТс 1 БОК, КОТОРОЕ ОПРЕЛЕГ 1 Я Т ПОР 5 ЛИК И БХ Ц 1- чицх скороли опроса кацзлд ИО длрх. определяемому вхолом блока 7 уст;Бчк.Кол порялкд скорости ОпросаБыхо.ш блока 23 устзвок поступает цд длрссцый вхол переключаюпего устройств;1 6, р;Бр- шая тем самым прохгжлецие цз счетный 13 хОл сч.тчикс 14 и цгь.ОБ . ООТБетстмО. Пих выхоЛов Лелителей 5. которые лелимпульсы с высокочастотного гецер;лорд в здлаццое число рдз. Колвыхолд счетчика 14 пост;пает цз це 1131 е Б 50 ль б,Ок; 16 сравнения, цд вторых вхолдх которого лонг КОЛ ВЕЛИЧИНЫ СКОРОСТИ ОПРГСс 1 С БЫХОЛ 1 О 10- кз 25 хстаВОк. При 03 Идениц колОБ имцхль с выхода блока 16 сравнения через элем и ИЛИ 18 поступает цд счетный Бхол три- гера 21, устанавливая его в состояние, цри котором сигцал с нулевого выхолд рдзрецдл считывание солержимого ячеек имгц Б блоках 24 и 26 уставок, которое опрел,5 г порялок и величину паузы по длресу, Опр- леляемому выхолом Олокд 27 утапок, д считывание цз блоков 23 и 25 хстдвок зд цр- ща ется.Олцовремецно импульс с выхода блок;1 6 сравнения через элемент 11 Л 11 19 улзцдвливает в нулевое состояцие .1 литеи 5 и счтчик 14. Кол порядка паузы с Бьхола О;Окд 4 уставок поступает цд адресный Бхол пер- ключаОпего устройства 6, рдзрепдя т и СЗМЫМ ПРОХОЖЛЕЦЦЕ Цд СЕТЦЫЙ БХОЛ СсТ- чика 14 импульсов с соответствуопих выходов лелителей 5. Кол с выхода счтчцкд 14 посгупает ца первые вхолы блока 16 срдвц- ция, ца вторых входах которого стоит кол величины паузы с выхолд блока 26 устзвок. При совпдле 1111 кодов имуь. с 13 ыхос 1блока 16 сравнения через элемент ИЛИ 18 поступает на счетный вход триггера 21, устанавливая его в состояние, при котором сигнал с прямого выхода разрешает считывание содержимого ячеек памяти в блоках 23 и 25 уставок, и передний фронт которого является,передним фронтом второго тактового импульса, поступающего на вход счетчика 7. Одновременно импульс с выхода блока 16 сравнения через элемент ИЛИ 19 устанавливает в нулевое состояние делители 5 и счетчик 14,Таким образом, происходит формирование первого тактового импульса, длительность которого состоит из величины скорости опроса первого канала и величины паузы между размыканием первого канала и замыканием второго, Передний фронт второго тактового импульса на счетном входе счетчика 7 изменяет его состояние на + 1, что приводит к замыканию следующего канала и изменению адреса ячейки памяти в блоке 27 уставок, тем самым на выходе блока 27 уставок появляется код адреса ячеек памяти блоков 23 - 26 уставок, в которых хранятся параметры времени коммутации следующего канала. Сформированные описанным способом тактовые импульсы с прямого выхода три ггера 21 поступают на стробирующие входы дешифраторов 1 О - 12, обеспечивая замыкание каналов на время скорости опроса и размыкание предыдущего канала до замыкания следующего на время паузы. Это позволяет избежать одновременного замыкания двух каналов, когда предыдущий еше не разомкнулся, а последующий уже замкнулся, что может привести к выходу из строя соответствующих датчиков на входах коммутируемых каналов.Таким образом происходит коммутация каналов с индивидуальной скоростью опроса, что позволяет максимально использовать быстродействие каждого канала, автоматическое переключение скорости опроса и паузы для каждого канала, дает возможность одновременно использовать разные типы коммутаторных плат, например одновременно контактные и бесконтактные.В случаях, когда требуется опрашивать все каналы с одинаковой скоростью или все каналы контактных плат с одной скоростью, а все каналы бесконтактных плат с другой, предусмотрен режим с фиксированной скоростью,В коммутаторных платах 2.1 - 2.М задается специальный сигнал - признак типа коммутаторной платы, например для коммутаторных контактных плат это может быть сигнал логический 0, а для бесконтактных коммутаторных плат - сигнал логическая 1. Этот сигнал с выхода коммутаторных плат поступает на соответствующие входы М управляемых формирователей 13.1 - 13,М в каждом из Р блоков 1.1 - 1.Р коммутации, 5 10 15 20 25 30 35 40 45 50 55 управляющие входы которых соединены с соответствующими выходами дешифратора 11, что позволяет сигналу Признак коммутаторной платы проходить на объединенный выход М управляемых формирователей 13.1 - 13.М во всех Р блоках 1.1 - 1.Р коммутации только в момент опроса данной коммутаторной платы. При наличии на объединенных входах элементов И 34 и 35 сигнала Фиксированная скорость, поступающего с шины 39, в зависимости от сигнала Признак типа коммутаторной платы проходит сигнал с входа или выхода инвертора 33 на управляющие входы первого или второго регистров 28 и 29, по которому на выходе соответствующего регистра формируется адрес ячейки памяти блоков 23 - 26 уставок, где хранятся параметры порядка и величины скорости опроса, порядка и величины паузы для контактной или бесконтактной платы коммутации соответственно. Адреса этих ячеек памяти поступают на адресные входы регистров 28 и 29 с шины 41 адреса перед началом работы или могут быть установлены постоянными, например регистр 28 может хранить адрес нулевой ячейки блоков 23 - 26 уставок, а регистр 29 - адрес первой ячейки.Источником возникновения управляющих сигналов включения канала и формирования сигналов Конец операции или Синхроимпульс являются тактовые импульсы с перного триггера 21.В зависимости от сигнала Признак типа коммутаторной платы на управляющих входах дополнительных управляемых формирователей 30 и 31, на счетном вхоле второ го счетчика 15 появляются импульсы с соответствующего выхода делителей 5. Кол с выхода второго счетчика 15 поступает на первые входы блока 17 сравнения, на вторых входах которого присутствует кол величины задержки синхроимпульсов относительно тактовых импульсов из ячейки памяти блока 32 уставок, адрес которой залается кодом с выхода счетчиков 7 - 9, т. е. лля каждого канала по соответствующему алресу записан код величины задержки синхроимпульсов в блоке 32 уставок. На счетный вход второго триггера 22 поступают тактовые импульсы с выхода первого триггера 21, передний фронт которых устанавливает второй триггер 22 в состояние, запрещающее начинать измерение на скоммутированном канале до окончания в нем переходных процессов. При совпадении колов импульс с выхода второго блока 17 сравнения через элемент ИЛИ 20 устанавливает второй счетчик 15 в нулевое состояние и по установочному входу переводит второй триггер 22 в состояние, разрешающее начинать измерение на скоммутированном канале через время, определяемое временем залержки, считанном нз блока 32 уставок. инливидуальное для каж. дого канала, т. е. сигналы Синхроимпульс7формируются с задержкой относительно тактовых импульсов с учетом быстродействия каждого канала и проходят на шину 38 и через элемент ИЛИ 47 - на шину 51.Таким образом, в случае непрерывного опроса, сигнал Конец операции на шине 51 (или Синхроимпульс на шине 38) формируется с задержкой по отношению к переднему фронту тактовых импульсов и обеспечивается автоматическое изменение этой задержки, что дает возможность использо О вать в одном коммутаторе коммутаторные платы с различными типами ключей.Коммутатор в режиме с многократным опросом работает следующим образом.Сигнал Пуск через элемент ИЛИ 18 устанавливает первый триггер 21 в состояние, при котором на прямом выходе его появляется импульс, передний фронт которого является передним фронтом первого тактового импульса, поступающего на счетный вход счетчика 7, устанавливая тем самым счетчики 7 - 9 в состояние, соответствующее адресу первого канала в цикле. С выхода счетциков 7 - 9 код номера первого канала поступает на входы дешифраторов 1 О - 12, с выхода которых управляющие сигналы поступают на входы соответствующих Р 25 блоков 1.1 1.Р коммутации, М коммутаторных плат 2.1 - 2.М и Лl каналов, и происходит замыкание первого канала.Импульс с прямого выхода первого триггера 21 разрешает считывание содержимого ячеек памяти в блоках 23 и 25 уставок, которое определяет порядок и величину скорости опроса первого канала по адресу, определяемому выходом блока 27 уставок. Дальше формирование первого тактового импульса, длительность которого состоит из величины скорости опроса и величины паузы на этапе формирования величины скорости опроса осуществляется аналогично описанному. Одновременно передний фронт первого тактового импульса с первого триггера 21 устаналивает второй триггер 22 в состояние, 4 О запрещающее начинать измерение на скоммутированном канале до окончания в нем переходных процессов. Через время, определяемое временем задержки, считанном из блока 32 уставок, второй триггер 22 устанавливается описанным способом в состоя цие, разрешающее начинать измерение на скоммутированном канале. Этот сигнал через элемент ИЛИ 47 появляется на шине 51, как сигнал первого измерения на скоммутированном канале. Одновременно сигнал с выхода второго триггера 22 поступает на установочный вход третьего триггера 46, сигнал с выхода которого через блок 50 запрета цри отсутствии на его втором входе сигнала Непрерывньй опрос поступает ца установочный вход первого триггера 21, блокирхя его работу.55Таким образом, при совпадении кода с первого счетчика 14 и кода величины скорости опроса с выхода блока 25 устдвок, импульс с выхода первого блока 16 срдвщния через элемент ИЛИ 18 не псрсворацивает первый триггер 21 в состояние, прц котором сигнал с инверсного выхо р его разрешает считывание содержимого ячеек памяти в блоках 24 и 26 уставок, которос определяет порядок и величину паузы ш 1 адресу, определяемою выходом блока "7 уставок. По-прежнему си ндл с прямого выхода первого триггера 21 разрегцдст считывание содержимого из тех же ячеек памяти блоков 23 и 25 уставок и одновременно разрешает работу третьего блока 42 срдвнения.В момент совпадения кода первого счетчика 14 и кода величины скорости опроса первого канала с выходов блока 25 утапок величины скорости опроса на выходе треп, - его блока 42 сравнения появляется импульс, поступающий на формирователь 49, который по его переднему фронту формирует импульс, который через элемент ИЛИ 47 поступ;и г на шину 51 в виде второго импульса Кои ц операции, разрешая второе измерсн 1 и замкнутом канале.Поскольку первый триггер 21 находится в прежнем состоянии, на выход третьего блока 42 сравнения в моменты совпадения кода первого счетчика 14 ц кодд вслццицы скорости опроса появляется последовательность импульсов, поступающих цд гцц51 и определяющих последующие измерения на том же канале. Одновременно этд последовательность импульсов с выхода гретьего блока 42 сравнения поступает цд сце 1 цый вход третьего счетчика 45, кодвыхо,р которого поступает на вторые входы четвертого блока 43 сравнения. На первых входах блока 43 стоит код цисла измерений цд выбранном канале с Выхода олокд 44 ставок, считанный из ячейки памяти по адресу, определяемому кодом сцетциков 79. Импульс с выхода четвертого блока 43 сравнения, определяюьций момент совпадения этих кодов и означающий, что ца замкнутом кдцд,и произведено заданное цисло измерений, ирез элемент ИЛИ 48 сбрасывает третий счсгчик 45 в нулевое состояние ц устдцдвливдс 1 третий триггер 46 в состояние, при котором импульс с б 1 ока 50 запрета спим;ит блоки. ровку с первого триггера 21, перевордцицдя его в состояние, прц котором сигндл с инверсного выхода разрешает сцитывдцне содержимого ячеек памяти в блоках 24 и 6 уставок, запрещает сццтывацие из блоков "3 и 25 уставок и запрещает работу третьего блока 42 сравнения.После формирования паузы первый трцгге р 2 устанавливается в состоя и цс, црц котором сигнал с его прямого вьхода рдзрсшает считывание содержимого ячеек цдмцти в блоках 23 и 25 уставок и работу гретьего блока 42 сравнения. Одновременно передний фронт этого сигнала является передним фрон 1265990формула изобретения том второго тактового импульса, поступающего на вход счетчика 7 и второго триггера 22, обеспечивая замыкание второго канала и формирование сигнала первого и последующих измерений на втором канале, аналогично описанному.Таким образом, в коммутаторе расширены функциональные возможности за счет задания скорости опроса, паузы и времени задержки синхроимпульсов относительно тактовых импульсов для каждого канала индивидуально с учетом его быстродействия, возможности автоматического переключения скорости опроса, паузы и времени задержки синхроимпульсов, что дает возможность одновременно использовать в коммутаторе коммутаторные платы с различными типами ключей.При возможности произвольного числа измерений на замкнутом канале с учетом первого и последующего измерений, что позволяет производить многократные измерения на канале с максимальной скоростью опроса. Коммутатор по ав, св, Мо 1182658, отличающийся тем, что, с целью расширения функциональных возможностей, в него введены два блока сравнения, блок уставок, числа измерений, счетчик, триггер, два элемента ИЛИ, формирователь, блок запрета, при этом первые входы первого блока сравнения и выход первого счетчика соединены с первь 1 ми входами третьего блока сравнения, вторые входы которого соединены с вторыми входами первого блока сравнения и 5 1 О 20 25 зо 10с объединенными выходами блока уставок величины паузы и блока уставок величины скорости опроса, считывающий вход последнего соединен со считывающим входом блока порядка скорости опроса, счетным входом счетчика М каналов, стробирующими входами дешифраторов М каналов, М групп каналов, Р блоков коммутации, счетным входом второго триггера, прямым выходом первого триггера и управляющим входом третьего блока сравнения, выход которого соединен с входом формирователя и со счетным входом третьего счетчика, выход которого соединен с вторыми входами четвертого блока сравнения, первые входы последнего соединены с выходом блока уставок числа измерений, адресные входы которого соединены с адресными входами блока уставок времени задержки синхроимпульсов, блока уставок адреса параметров времени коммутации и выходами счетчиков У каналов, М групп каналов, Р блоков коммутации, а входы данных - с шиной данных, выход четвертого блока сравнения соединен с первым входом пятого элемента ИЛИ и вторым установочным входом третьего триггера, первый установочный вход которого соединен с выходом второго триггера, шиной Синхроимпульс и первым входом четвертого элемента ИЛИ, второй вход которого соединен с выходом формирователя, а выход - с шиной Конец операции, выход третьего триггера соединен с первым входом блока запрета, второй вход которого соединен с шиной Непрерывный опрос, а выход - с вторым установочным входом первого триггера, второй вход пятого элемента ИЛИ соединен с шиной Сброс, а выход - с установочным входом третьего счетчика.Составитель С. Куст Редактор М. Бланар Техред И. Верес Корректор И.Муска Заказ 5681/57 Тираж 86 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий13035, Москва, Ж - 35, Раушская наб., д. 4/5 Филиал ППП Патент, г. Ужгород, ул. Проектная, 4