Устройство для коррекции шкалы времени

247828 15 го 25 30 35 40 ФОИ 12. На выходе ФОИ 12 формируетсяимпульс, сбрасывающий счетчик 1 О.На выходе дешифратора 11 появляется. уровень логической единицы, которыйподается на управляющий вход преобИзобретение относится к областирадиотехники и приборостроения иможет быть использовано при построении синхрониэирующих устройств ихранителей времени автономных приборов.Цельизобретения - уменьшениевремени коррекции при больших расхождениях шкал времени.На фиг. 1 изображена структурнаяэлектрическая схема предлагаемогоустройства; на Фиг. 2 и 3 - временные диаграммы, поясняющие работуустройства; на фиг, 4 - структурнаясхема преобразователя кода коррекции; на Фиг. 5 - временные диаграммыработы преобразователя кода коррекции; на Фиг. 6 - структурная схемаделителя частоты,Устройство для коррекции шкалывремени содержит генератор 1, фазосдвигающий блок 2, делитель 3 частоты, реверсивный счетчик 4, регистр5 сдвига, .элемент 6 совпадения, элемент 7 сборки, формирователь 8 одиночных импульсов, преобразователь 9кода коррекции, счетчик 1 О, дешифратор 11, дополнительный формирователь12 одиночных импульсов, первый 13,второй 14, третий 15, четвертый 16и пятый 17 дополнительные элементысовпадения, триггер 18, формирователь 19 сигналов управления, приэтом преобразователь 9 кода коррекции содержит первый 20 и второй 21элементы совпадения, триггер 22,элемент 23 сборки, и элемент 24 задержки, а делитель 3 частоты содержит делитель 25, первый 26 и второй27 элементы сборки, счетчик 28 первой шкалы времени, счетчик 29 второй шкалы времени, инвертор 30.Устройство для коррекции шкалывремени рабОтает следующим образом. разователя кода коррекции 9, разрешая прохождение сигналов через него.Цель достигается введением элементасборки 7, ФОИ 12, ЭС 13, 14, 15, 6и 17 и Т 18. 6 ил. 1 Генератор 1 является источником импульсов стабильной частоты (фиг.2 к) для запуска фазосдвигающего блока2, который выполнен в виде делителячастоты с переменным коэффициентомделения. В исходном состоянии коэффициент деления фазосдвигающего блока 2 равен К, что определяется наличиемна втором управляющем входе уровнялогического нуля независимо от напряжения сигнала на первом управляющем входе. С выхода фазосдвигающего блока 2 импульсы подаются на входделителя 3 частоты - хранителя вре-.меги (фиг. 2 л). Делитель 3 частоты производит деление частоты следования импульсов, поступающих на еговход, до частоты, например, 1/60 Гц,формирование промежуточной сеткичастот, формирование двухшкального кода времени.Для коррекции шкалы времени на командный вход устройства подается команда (фиг. 2 а). Команда через элемент 7 сборки поступает на вход дополнительного формирователя 12 одиночных импульсов, на выходе которого формируется импульс (фиг. 26). Этот импульс сбрасывает счетчик 10 и на выходе дешифратора 11 появляется уровень логической единицы (фиг.3 в) Уровень логической единицы с выхода дешифратора 11 подается на управляющий вход преобразователя 9 кода коррекции и разрешает прохождение сигналов через первый 20 и второй 21 элементы совпадения (фиг. 5 в).преобразователя 9 кода коррекции.На вход Код коррекции" устройства подается и-разрядный последовательный импульсный двоичный код коррекции старшими разрядами вперед, причем в младшем разряде кода содержится информация о знаке коррекции.1247828 3Код коррекции подается по двум линиям в виде прямого и инверсного кодов, причем единица в коде коррекции соответствует наличию импульсов на линии прямого кода и отсутствию импуль-сов на линии инверсного кода, а нуль соответствует отсутствию импульса на линии прямого кода и наличию импульса на линии инверсного кода (фиг. 5 а и 56).10Эти импульсы проходят через первый 20 и второй 21 элементы совпадения на входы триггера 22 и элемента 23 сборки преобразователя 9 кода коррек. ции. На выходе триггера 22 формирует ся прямой код коррекции (фиг. 5 е), причем длительность импульсов прямого кода расширена до периода следования.импульсов тактовой серии, которая формируется на выходе элемента 23 сборки (фиг. 5 д). Импульсы тактовой серии с выхода элемента 23 сборки через элемент 24 задержки поступают на тактовый выход преобразователя 9 кода коррекции, на информационном выходекоторого формируется прямой код коррекции. Таким образом импульсы тактовой серии задерживаются относительно импульсов кода на линиях прямого и обратного кода. 30С информационного выхода преобразователя 9 кода коррекции разряды прямого кода коррекции подаются на информационный вход регистра 5 сдвига, на тактовый вход которого посту пают задержанные тактовые импульсы с тактового выхода преобразователя 9 кода коррекции (фиг. 2 г и 5 г), причем задержка тактовых импульсов обеспечивает надежную запись информации 40 в регистр 5 сдвига.Прямой код коррекции записывается в регистр 5 сдвига.Одновременно счетчик 10 подсчитывает число тактовых импульсов, т.е. 45 число разрядов кода коррекции, записанных в регистр 5 сдвига. Как только в регистре 5 сдвига запишутся все и разрядов кода коррекции, на выходах счетчика 10 появится дво ичный код, соответствующий числу ь разрядов кода. При этом на выходе дешифратора 11 появляется уровень логического нуля (фиг. 2 в), который, поступая на управляющий вход преоб разователя 9 кода коррекции, запрещает прохождение сигналов через первый 20 и второй 21 элементы совпадения (фиг. 5 в), Это позволяет повысить помехоустойчивость устройства.Уровень логического нуля с выхода дешифратора 11 поступает на первый вход формирователя 8 одиночных импульсов. Формирователь 8 одиночных импульсов выделяет второй после появления на его первом входе уровня логического нуля импульс из тактовой серии, поступающей на его второй вход, и инвертирует его (фиг, 2 д).Этот импульс подается на второй вход формирователя 19 сигнала управления и на вход предварительной записи реверсивного счетчика 4, причем по фронту этого импульса произ-, водится перепись информации, хранящейся в старших -1 разрядах регистров 5 сдвига, в реверсивный счетчик 4. При записи в реверсивный счетчик 4 числа, отличного от нуля, на еговыходе появляется уровень логической единицы (фиг, 2 е), который, поступая на первый вход формирователя 19 сигнала управления, разрешает формирование сигнала управления на его выходе. Сигнал управления в виде уровня логической единицы появляется на выходе формирователя 19 сигнала управления по спаду импульса, поступающего с выхода формирователя 8 одиночных импульсов (фиг. 2 ж).Сигнал управления через первый дополнительный элемент 13 совпадения, открытый напряжением команды поступавшим на его первый вход, подается на второй управляющий вход фазосдвигающего блока 2 и изменяет его коэффициент деления на К+1 в зависимости от знака коррекции, по- дающегося на первый вход фазосдвигающего блока 2 с выхода младшего разряда регистра 5 сдвига (фиг. 2 з).Одновременно сигнал управления открывает элемент 6 совпадения, разрешая прохождение импульсов с выхода фазосдвигающего блока 2 на счетный вход реверсивного счетчика 4 (фиг.2 и) Так же, как и в прототипе, одному импульсу, поступившему на счетный вход реверсивного счетчика 4, соответствует сдвиг шкалы времени на +Тг. На фиг. 2 м в качестве примера изображена коррекция шкалы времени со знаками "+" и "-". Фиг. 2 и соответствует коэффициенту деления фазосдвигающего блока 2, равному К=5.Как только число, записанное в реверсивный счетчик 4, считается, навыходе реверсивного счетчика и появляется уровень логического нуля(фиг, 2 е), который возвращает формирователь 19 сигнала управления в исходное состояние (фиг. 2 ж). Уровеньлогического нуля с выхода формирова"теля 19 сигнала управления запираетэлемент 6 совпадения.и первый дополнительный элемент 13 совпадения,при этом восстанавливается исходныйкоэффициент Деления К Фазосдвигающего блока 2.Величина коррекции 6 С равнал 1=фТг: И,где Тг - период следования импульсовна выходе генератора 1;И - число, записанное в старших празрядах регистра5 сдвига.Для коррекции кода времени навторой командный вход устройства подается команда (фиг. За), котораячерез элемент 7 сборки поступает на25вход. дополнительного формирователя12 одиночных импульсов. На выходепоследнего. формируется импульс(фиг. Зб), который сбрасывает счетчик 10. При этом на выходе дешифратора 11 появляется уровень логической единицы (фиг. Зв). Этот сигналподается на управляющий вход преобразователя 9 кода коррекции и разрешает прохождение импульсов кода коррекции через первый 20 и второй 21элемент совпадения.На вход пКод коррекции" устройст.ва подаетсяи 1-разрядный импульсный последовательный двухшкальный код кор Орекции по двум линиям в виде прямого и инверсного кодов. Код имеетследующую структуру: младший разрядпроизвольный, следующие ш разрядовдвоичный код первой шкалы времени, 45следующие 1 разрядов - двоичный кодвторой шкалы времени, остальныеразряды - нули,Преобразователь 9 кода коррекцииформирует на информационном выходе 50прямой код коррекции, а на тактовомвыходе - задержанную тактовую серию.Код коррекции записывается в регистр5 сдвига, при этом счетчик 10 подсчитывает число импульсов тактовой 55серии (Фиг. Зг). Как только в ре"гистр 5 сдвига запишутся все 6 разрядов кода, на выходах счетчика 1 О появится двоичный код, соответствующий числу ь разрядов кода коррекции.При этом на выходе дешифратора 11появляется уровень логического нуля(Фиг. Зв), который, поступая на управляющий вход преобразователя 9кода коррекции, запрещает прохождение сигналов через первый 20 и второй 21 элементы совпадения,Уровень логического нуля с выходадешифратора 11 поступает на первыйвход формирователя 8 одиночных импульсов, который выделяет второйпосле появления на его первом входеуровня логического нуля импульс изтактовой серии, поступающей на еговторой вход и инвертирует его(Фиг. Зд), Этот импульс через второй дополнительный элемент 14 совпадения, открытый напряжением команды, подается на вход сброса делителя 3 частоты. При этом счетчики28 и 29 первой и второй шкал времениделителя 3 частоты обнуляются. Этотже импульс поступает на.вход предварительной записи реверсивного счетчика 4, причем по Фронту импульсапроисходит перепись информации иэрегистра 5 сдвига в реверсивныйсчетчик 4.При записи в реверсивный счетчик4 числа, отличного от нуля, на еговыходе появляется уровень логическойединицы (Фиг. Зе), который, поступаяна первый вход формирователя 19 сигнала управления, разрешает формирование сигнала управления на его выходе, Сигнал управления в виде уровнялогической единицы появляется на выходе Формирователя 19 сигнала управления (фиг. Зж) по спаду импульса,поступающего с выхода формирователя8 одиночных импульсов.Этот же импульс подается на Б-входтриггера 18.На прямом выходе триггера 18 появляется уровень логического нуля(Фиг, Зк), а на инверсном выходе -уровень логической единицы (Фиг. Зл),Сигнал управления с выхода формирователя 19 сигнала управления поступает на второй вход элемента б совпадения, разрешая прохождение импульсов с выхода фазосдвигающего блока2 на счетный вход реверсивного счетчика 4 (фиг, Зз). Информация, записанная в реверсивный счетчик 4 начинает считываться. При этом импульсы1247828 8делителя 3 частоты и производят запись в них требуемого кода времени. м Формула изобретения с выхода элемента 6 совпадения через четвертый дополнительный элемент 16 совпадения, открытый напряжением команды на первом его входе и уровне логической единицы на его третьем . 5 входе, поступающем с инверсного выхода триггера 18, поступают на вход установки первой шкалы времени делителя 3 частоты (фиг. Зо). Как только в Рп младших разрядах реверсивного счетчика 4 окажутся записаны нули, на выходе третьего дополнительного элемента 17 совпадения появляется уровень логического нуля (фиг. Зи) и триггер 18 переворачивается (фиг.Зк 15 и Зл). При этом четвертый дополнительный элемент 16 совпадения закрывается, а третий дополнительный элемент 15 совпадения открывается.Таким образом на входе установки 20 первой шкалы времени делителя 3 частоты формируется пачка импульсов (фиг, Зм), число которых соответствует двоичному числу, записанному в ь младших разрядах реверсивного счетчика 4. Информация, записанная в реверсивном счетчике 4 продолжает считываться. При этом с выходаг-го разряда ревер сивного счетчика импульсы через третий дополнительный элемент 15 совпадения поступают на вход установки второй шкалы времени делителя 3 частоты (фиг. Зн). Как .только вся информация, записанная в реверсивном счетчике 4 считается, на его выходе по-.явится уровень логического нуля(фиг. Зе). Этот сигнал, поступая на первый вход формирователя 19 сигнала 4 О управления, возвращает последний в исходное состояние (фиг. Зж). Уровень логического нуля с выхода формирователя 19 сигнала управления закрывает элемент 6 совпадения и подача импульсов на счетный вход реверсивного счетчика 4 прекращается (фиг.Зк). Таким образом на входе установки второй шкалы времени делителя 3 частоты формируется пачка импульсов, число которых соответствует двоичному числу, записанному в старших разрядах реверсивного счетчика 4 начиная с (ш+1)-го разряда. Пачка импульсов коррекции первой шкалы и пачка импульсов коррекции второй шкалы подаются на счетные входы счетчиков первой и второй шкал соответственнЬ Устройство для коррекции шкалы времени по авт, св. У 095431, о т л и ч а ю щ е е с я тем, что, с целью уменьшения времени коррекции при больших расхождениях шкал времени, в него введены пять дополнительных элементов совпадения, элемент сборки дополнительный формирователь одиночных импульсов и триггер, причем первый и второй входы элемента сборки являются входом сигнала Ввод коррекции и сигнала Команда соответственно, при этом установочный вход счетчика соединен с входом сигнала "Ввод коррекции" через последовательно соединенные элемент сборки и дополнительный формирователЬ одиночных импульсов, причем выход формирователя сигналов управления соединен с вторым управляющим входом фазосдвигающего блока через первый дополнительный элемент совпадения, второй вход которого соединен с первым входом элемента сборки, второй, вход которого соединен с первыми входами второго, третьего и четвертого дополнительных элементов совпадения,второй вход второго дополнительного элемента совпадения соединен с выходом формирователя одиночных импульсов, а выход - с входом "Сброс" делителя частоты, выходы третьего и четвертого дополнительных элементов совпадения соединены соответственно с входами установки первой и второй шкалы времени делителя частоты, второй вход третьего дополнительного элемента совпадения соединен с выходом ш-го младшего разряда реверсивного счетчика, а третий вход подключен к прямому выходу триггера, инверсный выход которого соединен с вторым входом четвертого дополнительного элемента совпадения, третий вход которого соединен со счетным входом реверсивного счетчика, выходы ш младших разрядов которого соединены с соответствующими входами пятого дополнительного элемента совпадения, выходкоторого соединен с Я-входом триггера, В-вход которого соединен с выходом формирователя одиночных импульсов., Техред В.Кадар Корректор В. тяга ктор А. Ре 23/47 Тираж 398 . Подл ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д.