Устройство для измерения сопротивления

(19) ц 4 .С 01 к 17/О Я ОПИСАНИЕ ИЗОБРЕТ водо лениями соединитель дифференциальными параметрами операционных усилителей,а такжепутем снижениямощности, рассеиваемой на измеряемомсопротивлении. Устройство содержит,операционные усилители 1 и 21, масштаби-рующий усилитель 5, коммутатор 7 ссистемой замыкающих и размыкающихконтактов, измеритель 39 отношениянапряжений, блок 40 управления, вычислительный блок 41 и блок 42 индикации. Для достижения поставленной цели в устройство введены усилитель 5,операционный усилитель 21, вычислительный блок 41. Схемы измерителяотношения напряжений 39, блока 40 управления и блока 42 индикации приводятся в описании изобретения. 4 з,п.ф - лы, 3 ил,ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫ ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССР У 566190, кл. С 01 К 17/02, 1976. (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ СОПРОТИВЛЕНИЯ(57) Изобретение относится к электро- измерительной технике и может быть использовано в цифровых омметрах. Цель изобретения - расширение диапазона измерения, упрощение устройства и повышение точности - достигается путемйсключения погрешностей, вносимых нестабильностьюисточника ЭДС,сопро 239608 А 11 12Изобретение относится к электроиэмерительной технике и может быть ис-кпольэовано в цифровых омметрах.Целью изобретения является расширение диапазона измерения, упрощениеустройства и повышение точности засчет исключения погрешностей, вносимых нестабильностью источника ЭДС,сопротивлениями соединительных проводов, дифференциальными параметрамиоперационных усилителей, снижениямощности, рассеиваемой на измеряемомсопротивлении,На фиг. 1 представлена схема предлагаемого устройства; на фиг2схема измерителя отношения, напряжений,блока управления и блока индикации;на фиг. 3 - график изменения напряжения на выходе интегратора измерителя отношения напряжений.Устройство содержит (фиг. 1) первый операционный усилитель 1, инвертирующий вход которого соединен слеммой 2 для подключения первогопотенциального вывода измеряемогосопротивления 3, клемму 4 для подклю.чения второго потенциального выводаизмеряемого сопротивления, котораясоединена с вторым входом масштабирующего усилителя 5, клемму 6 дляподключения первого токового выводаизмеряемого сопротивления, котораясоединена с первым выходом первогокоммутатора 7, клемму 8 для подключе.ния второго токового вывода измеряемого сопротивления, которая соединена. с выходом первого операционногоусилителя 1, Коммутатор 7 содержитшесть замыкающих ключей 9 - 14 и триразмыкающих ключа 15 - 17, входы которых соединены с первым входом коммутатора 7, выход первого размыкающего ключа 15 соединен с вторым входомкоммутатора 7 и с входами первогои четвертого замыкающих ключей 9 и12, выход второго размыкающего ключа16 соединен с третьим входом коммутатора 7 и с входами второго и пятогозамыкающих ключей 10 и 13, выход третьего размыкающего ключа 17 соединенс четвертым входом коммутатора 7 и свходами третьего и шестого замыкающихключей 11 и 14, выходы первых трехзамыкающих ключей 9 - 11 соединены спервым выходом коммутатора 7, а вы.ходы остальных замыкающих ключей 12 14 - с вторым выходом коммутатора 7,управляющие входы включей 9 - 17 соединены с входом управления коммутато 39608 2 ра 7. Второй, третий и четвертый входы коммутатора 7 соединены с первыми выводами первого, второго и третьего образцовых резисторов 18 - 20, вторые выводы которых соединены с выходом второго операционного усилителя 21, неинвертирующий вход которого соединен с вторым выходом первого коммутатора 7.1 О Выводы первого запоминающего конденсатора 22 соединены с третьим и четвертым входами второго коммутатора 23, первый вход которого сорцинен с первым входом первого коммутатора 7 1 неинвертирующим входом первого операционного усилителя 1. Второй коммутатор 23 содержит последовательно соединенные размыкающийи замыкающий ключи 24 и 25, включенные между первым выходом и первым входом второго коммутатора 23, общийвывод ключей 24 и 25 соединен с третьим входом второго коммутатора 23,последовательно соединенные размыкаю 25 щий и замыкающий ключи 26 и 27, включенные между вторым выходом и вторым входом второго коммутатора 23, общий вывод ключей 26 и 27 соединен с четвертым входом второго коммутатора 23.Управляющие входы ключей 24 - 27 соепинены с входом управления второгоКоммутатора 23. Третий коммутатор 28,содержит два замыкающих ключа 29 и 30и размыкающий ключ 31, вход которого соединен с входом третьего коМмутато)ра 28, выходы первого и второго замыкающих ключей 29 и 30 соединены спервым и вторым выходами третьегокоммутатора 28 соответственно, входызамыкающих ключей 29 и 30 соединены40с выходом размыкающего ключа 31, управляющие входы ключей 29 - 31 соединены с входом управления третьегокоммутатора 28, вход которого соединен с первым входом второго коммутатора 23, Выводы второго запоминающегоконденсатора 32 соединены с третьими четвертым входами четвертого коммутатора 33, первый и второй входыкоторого соединены с первым и вторым входами второго коммутатора 23 соответственно, а первый и второй выходычетвертого коммутатора 33 соединеныс первым и вторым выходами второгокоммутатора 23, третьего коммутатора 28, выходом и инвертирующим входомвторого операционного усилителя 21соответственно. Четвертый коммутатор33 содержит последовательно соединен1239 3ные размыкающий и замыкающий ключи 34 и 35, включенные между первым выходом и первым входом четвертого коммутатора 33, общий вывод ключей 34 и 35 соединен с третьим входом четвертого коммутатора 33, .последовательно соединенные размыкающий и замыкающий ключи 36 и 37, включенные между вторым выходом и вторым входом 1динены с входом управления четвертого коммутатора 33, первый выход источника 38 ЭДС соединен с первым 15 входом второго коммутатора 2), первымвходом масштабирующего усилителя 5 ипервым входом измерителя 39 отношениянапряжений,второй вход которого сое динен с вторым выходом источника 38ЭДС и вторым входом второго коммутатора 23. Первый выход блока 40 управления соединен с входом управленияпервого коммутатора 7, второй выход - 25 с входом управления второго коммутатора 23, Информационный вход вычислительного блока 41 соединен с выходом измерителя 39 отношения напряжений, выход вычислительного блока 41 соединен с иформационным входом блока 42 индикации, уп 1 ьавляющий вход которого соединен с третьим выходом блока 40 управления, четвертый выход которого соединен с управляющим входом вычислительного блока 41, пятый выход бло ка 40 управления соединен с третьим входом измерителя 39 отношения напряФ жений, четвертый вход которого соединен с выходом масштабирующего усилителя 5. Шестой и седьмой выходы бло 40 ка 40 управления соединены с входами управления третьего и четвертого коммутаторов 28 и 33 соответственно. Измеритель 39 отношения напряжений(фиг. 2) содержит ключ 43 заряда иключ 44 разряда, входы которых соедииены с четвертым и вторым входами измерителя 39 отношения напряжений, а выходы ключей - с входом интегратора 50 45, второй вход которого соединен спервым входом измерителя 39. Выход интегратора 45 соединен с входом ком. паратора 46, выход которого соединенс первым входом первого вентиля 47,второй вход которого соединен с выходом триггера 48 и управляющим входом ключа 44 разряда. Третий входпервого вентиля 47 соединен с тречетвертого коммутатора 33, общий вы О вод ключей 36 и 37 соединен с четвертым входом четвертого коммутатора 33, управляющие входы ключей 34 - 37 сое 608 4тьим входом измерителя 39 отношениянапряжений, входы триггера 48 соединены с выходом компаратора 46 и третьим входом измерителя 39, к которому также подключен управляющий входключа 43 заряда. Выход первого вентиля 47 соединен с выходом измерителя39. Блок 40 управления содержит переключатель 49 пределов измерения, выход которого соединен с первым выходомблока 40 управления, с пятым выходом которого соединен выход генератора 50 и вход счетчика-делителя51, первый выход которого соединенс входом счетного триггера 52 и пятымвыходом блока 40, второй выход счетчика-делителя 51 соединен с входоминвертора 53 и первым входом второговентиля 54, выход инвертора 53 соединен с первым входом третьего вентиля 55, вторые входы вентилей 54 и55 соединены с первым выходом счетного триггера 52 и третьим выходомблока 40, четвертый и шестой выходыкоторого соединены с вторым выходомсчетного триггера 52, выходы второгои третьего вентилей 54 и 55 соединены с вторым и седьмым выходами блока40 управления. Блок 42 индикации содержит запоминающий регистр 56, информационный вход которого соединенс информационным входом блока 42,вход управления регистра 56 соединенс управляющим входом блока 42, а выход регистра 56 соединен с входомцифрового индикатора 57. Вычислитель-ный блок 41 выполнен в виде реверсивного счетчика импульсов.Устройство работает следующим образом,Блок 40 управления в зависимостиот предела измерения подключает переключателем 49 пределов измерениясоответствующий образцовый резистор ктоковому выводу измеряемого сопротивления 3 и к неинвертирующему входу3второго операционного усилителя 21.По командам, блока 40 управления коммутаторы 23 и 28 работают в противофазе таким образом, чтобы при одномтакте первый запоминающий конденсатор .2 подключался между инвертирующим входом и выходом второго операционного усилителя 21. При этом ключи29 и 30 коммутатора 28 разомкнуты, аключ 31 замкнут.В следующем такте запоминающийконденсатор 22 подключается к источнику 38 ЭДС, ключи 29 и 30 коммутато 1239 б 08При достаточно высоких входных сопротивлениях операционных усилителей 1 и 21, большом сопротивлении разомкнутого ключа 15 ток через ключ 9 и измеряемое сопротивление 3 также равен Е+ЕрКоЕоили 1 =Ков зависимости от такта.Напряжение на выходе первого операционного усилителя 1 равно Н=Ц К Ко при одном такте и П = - Е Кх Ко(Е + Ео) при другом. На выходе масштабирующего усилителя 5, имеющего коэффици. ент усиления К будет напряжение(Е + Ео)о илиКО-К к ЕФо ра 28 замыкаются исоединяют выход усилителя 21 с его входом; ключ 31 размыкается.При достаточно большом входном сопротивлении операционного усилителя 21, малых токах утечки ключей коммутаторов 23 и 28, высокой тактовой частоте первый запоминающий конденсатор 22 быстро заряжается до напряжения источника 38 ЭДСОН, и сохраняет его неизменнным при последующей работе устройства. Это позволяет считать, что коммутатор 23 при одном из двух тактов включает в цепь отрицательной обратной связи операционного усилителя 21 источник ЭДС, равной Е При другом такте ключи 29 и 30 замкнуты и в обратной связи операционного усилителя 21 ЭДС равна нулю.При наличии смещения нуля усилителя 21 по напряжению Ео и малом смещении его нуля по току на образцовом резисторе 18 с сопротивлением К при одном такте поддерживается напряжение Е + Е, а при другом такте напряжение, равное Ео. Ток через резистор 18 попеременно принимает значенияЕ+Ео ЕоТКои 1К в эави"имости оттакта. Измеритель 39 отношения напряжений при каждом такте по командам блока 40 управления находит отношенияКП К (Г + Е )Е КоЕ10 К.Е 2 К Е в зависимости от такта и передаетполученные результаты в вычислитель 15ныи блок 41 которыивычитает из каждонго нечетного результата и, четныйрезультат и, и полученную разность,являющуюся результатом измеренияКх2 О и, - и,опо командам блока 40 управления передает в блок 42 индикации.Снижение погрешности, возникающей 21 в такте, когда в цепь обратной связиусилителя 21 включается ЭДС Е , от разряда первого запоминающего конденсатора 22 эа счет его собственной утечки, входного тока усилителя 21, токов утечки разомкнутых ключей 25 и 27 достигается включением параллельно коммутатору 23 с первым запоминающим конденсатором 22. коммутатора 33 с вторым запоминающим конденсатором 32, Если в течение указанного такта блок 40 управления переключает ключи коммутаторов 23 и 33 в противоФазе на достаточно высокой частоте, то погрешности от разряда конденсаторов 22 и 32 будут малы, поскольку оба конденсатора в моменты подключения к источнику 38 ЭДС зарядятся до напряжения Р , а в моменты поочередного включения в цепЬ обратной связи усилителя 21 не успевают существенно пе- резарядиться.Измеритель 39 отношения напряженийпреобразует отношения напряжений в количество импульсов и работает по 50методу двухтактного интегрирования, Синхронизация работы измерителя 39 осуществляется блоком 40 управления, в котором формируются временные интервалы 0-" , - сз; э .в путем деления частоты генератора 5 О 5)счетчиком-делителем 51. В интервалах 0-Т и , - Свключ 34 замкнут и напряжение на выходе интегратора 45 возрастает. Наклон графика 58 (Фиг.3)7 1239 на четных 0-е и нечетных с,- интервалах различен, что определяется различием напряжения на выходе масштабирующего усилителя 5 при четных и нечетных интервалах измерения.Одинаковый знак напряжения на выходе интегратора 45 на четных и нечетных интервалах необходим для разряда интегратора 45 на интервалахи 1 - С От ОДНОГО ОпорноГО источника Е и достигается смещением нуля интегратора 45. В моменты С ипо командам блока 40 управления сигналом с выхода счетчика-делителя .51, поступающим на ключ 43 непосред- . ственно, а на ключ 44 и первый вен. тиль 47 - через триггер 48, начинаются разряд интегратора 45 и выдача импульсов генератора 50 через первый вентиль 47 на реверсивный счетчик 41. Разряд интегратора 45 продолжается до моментов 1 и й, когда напряжение на выходе интегратора 45,достигает нулевого значения. При этом компаратор 46 через триггер 48 размыкает ключ 44, прекращается разряд интегратора 45, закрывается первый вентиль 47 и прекращается поступление импульсов генератора 50 в вычислительный блок 41. Количество импульсов поступающих в вычислительный блок 41 в четные и нечетные интервалы, определяется выражениямиКю Е+ ЕоКоК Ео + А35Ко 1. Устройство для измерения сопротивления, содержащее клеммы для подключения потенциальных и токовых выводов измеряемого сопротивления, пер.вый операционный усилитель, инвертирующий вход которого соединен с клем.мой для подключения первого потенциального вывода измеряемого сопротивления, неинвертирующий вход соединен с первым выходом источника ЭДС, первым входом измерителя отношения напряжения и первыми входами первого и второго коммутаторов, первый выход первого коммутатора соединен с клеммой для подключения первого токового вывода измеряемого сопротивления, второй, третий и четвертый входы первого коммутатора соединены с первыми выводами первого, второго и третьего образцовых:резисторов соответственно, вторые выводы которых соединены с первым выходом второго коммутатора, шина управления первым коммутатором соединена с первым выходом блока управления, второй выход которого соединен с входом управления второго коммутатора, второй вход которого соединен с вторым входом измерителя отношенич напряжений, третий и четвер- тый входы второго коммутатора соединены с выводами первого запоминающего конденсатора, блок индикации, о т л и ч а ю щ е е с я тем, что, с целью расширения диапазона измерения и упрощения устройства, в него введены масштабирующий усилитель, второй опеи = К 2 40 Кх Ко 45 и -и=Кй где А - постоянная величина, пропорциональная величине смещения нуля интегратора 45.В вычислительном блоке 41 осуществляется операция вычитания из четных результатов измерения нечетных результатов Команды на реверс счетчика 41 и запоминание значения и, - ирегистром 56 поступают с выхода счетного триггера 52 в моменты С и С сост9ветственно. Управление вторым, третьим и четвертым коммутаторами 23, 28 и 33 осуществляется сигналами с двух противофазных выходов счетного триггера 52; 55При одном состоянии триггера 52 в коммутаторе 28 ключи 29 и 30 замкнуты, ключ 3.1 разомкнут, на второй 608 8и третий вентили 54 и 55 поступает запрещающий сигнал с выхода триггера 52. При этом на выходах вентилей 54 и 55 возникает сигнал, при котором ключи 25, 27, 35 и 37 замкнуты, а ключи 24, 26, 34 и 36 разомкнуты. На выходе операционного усилителя 21 в этом случае возникает напряжение Ео,При противоположном состоянии счетного триггера 52 ключи 29 и 30 разомкнуты, ключ 31 замкнут, коммутатор 28 отключен. При этом на второй и третий вентили 54 и 55 поступает. сигнал, Разрешающий поступление на управляющие входы коммутаторов 23 и 33 импульсов повышенной частоты относи,тельно частоты на входе счетного триггера 52. Противофазная работа коммутаторов 29 и 33 обеспечивается инвертором 53,Формула изобретениярационный усилитель, третий коммутатор и вычислительный блок, выход которого соединен с информационным входам блока индикации, управляющий вход которого соединен с третьим выходом блока управления, четвертый выход которого соединен с управляющим входом вычислительного блока, информационный вход которого соединен с выходом измерителя отношения напряжений, третий вход которого соединен с пятым выходом блока управления, четвертый вход измерителя отношения напряжений соединен с выходом масштабирующего усилителя, первый вход которого соединен с первым выходом источника ЭДС и входом третьего коммутатора, а второй вход - с клеммой для нодключения второго потенциального вывода измеряемого сопротивления, клемма для подключения второго токового вывода измеряемого сопротивления соединена с выходом первого операционного усилителя, второй выход источника ЗДС соединен с вторым входом второго коммутатора, вход управления третьего коммутатора соединен с шестым выходом блока управления, первый выход третьего коммутатора соединен с выходом второго операционного усилителя, инвертирующий вход которого соединен с вторыми выходами второго и третьего коммутаторов, а неинвертирующий входс вторым выходом первого коммутатора.2. Устройство по и. 1, о т л и - ч а ю щ е е с я тем, что, с целью повышения точности, в него введены второй запоминающий конденсатор и четвертый коммутатор, первый и второй входы которого соединены с первым и вторым выходами источника ЭДС соответственно, седьмой выход блока управления соединен с входом управления четвертого коммутатора, первый и второй выходы которого соединены с первым и вторым выходами второго коммутатора соответственна, выводы второго запоминающего конденсатора соединены с третьим и четвертым входами четвертого коммутатора. 3. Устройство по и, 1, о т л ич а ю щ е е с я тем, чта первый коммутатор содержит шесть замыкающих итри размыкающих ключа, входы размыкающих ключей соединены с первым входомкоммутатора, выход первого размыкающего ключа соединен с вторым входомкоммутатора и с входами первого и 1 О четвертого замыкающих ключей, выходвторого размыкающего ключа соединенс третьим входом коммутатора и с входами второго и пятого замыкающих ключей, выход третьего размыкающего клю ча соединен с четвертым входом коммутатора и с входами третьего и шестого замыкающих ключей, выходы пер -вых трех замыкающих ключей соединеныс первым выходом коммутатора, а вы О ходы остальных замыкающих ключей - свторым выходом коммутатора, управляющие входы ключей соединены с шинойуправления коммутаторач. .Устройство по и. 1, а т л и ч а ю щ е е с я тем, что третийкоммутатор содержит два замыкающихи размыкающий кпючи, выходы первогои второго замыкающих ключей соединены с первым и вторым выходами коммутатора соответственно, входы замыкающих ключей соединены с выходом размыкаюшего ключа, вход которого соединен с входом коммутатора, управляющие входы кличей соединены с входом управления коммутатора,5. Устройство по п. 2, о т л ич а ю щ е е с я тем, что четвертыйкоммутатор содержит два замыкающих идва размыкающих ключа, причем первыйвход коммутатора соединен с третьимвходом через первый замыкающий ключ,а первый выход коммутатора соединенс третьим входом через первый размы кающий ключ, второй вход коммутаторасоединен с четвертым входом через,второй замыкающий ключ, а второй выходкоммутатора соединен с четвертым входам через второй размыкающий ключ,входы управления ключей соединены с 5 Овходом управления коммутатора.1239608 оставитель Б. Тогуноехред О.СопкоМуска рректо ктор .Л. Гратилло Заказ 3390/4 Тираж 728ПИ Государственного комитетделам изобретений и открытийМосква, Ж, Раушская наб. П но В