Устройство для контроля преобразователей угла поворота вала в код

,801231 8 б 04 Н 03 М 1/10 ИСАНИЕ ИЗОБРЕТЕНИ ЬСТВУ АВТОРСКОМУ СВИ(54) УСТРОЙСТВО ЗОВАТЕЛЕЙ УГЛА П (57) Изобретение тике и предназна преобразователей ДЛЯ КОНТРОЛЯ ПРЕОБРАВОРОТА ВАЛА В КОД относится к автомаено для контроля угла поворота вала ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Авторское свидетельство СССРУ 970429, кл. 6 08 С 25 /00, 1982.Авторское свидетельство СССРУ 903937, кл. С 08 С 25/00, 1982.Авторское свидетельство СССРР 942117, кл. С 08 С 25/00, 1982.(72) В,Б.Топильский, К,К.Кондрашов,А.И.Лесных и И.А.Карпенко в код накапливающего типа. Целью изобретения является повышение достоверности контроля преобразователя, длячего в устройство введены имитаторсигналов, цифровой коммутатор, аналоговый коммутатор. Устройство имеетдва режима работы, В первом режимеосуществляется контроль функционирования и, при необходимости, настройка параметров отсчетной части преобразователя, Работа происходит с использованием имитатора сигналов, регистрация сигналов - в блоке регистрации и индикации, Во втором режимеустройство работает с использованием образцового преобразователя. Вэтом случае блоком регистрации и индикации осуществляется контроль точности преобразователя. 2 з.п. ф-лы,3 ил.ь 1 Ч, = й -н,Ос 2 -1,Ф 12316Изобретение относится к автомати-; ке и вычислительной технике и может быть использовано для автоматического контроля преобразователей угла поворота вала в код накапливающего типа.Цель изобретения в .повышение достоверности контроля преобразователей угла поворота вала в код.На Фиг. 1 изображена структурная схема предлагаемого устройства, на Фиг. 2 - блок-схема имитатора сигналов, на Фиг. 3 - блок-схема вычислйтеля.Устройство содержит приводной механизм 1, образцовый преобразователь 2 угла поворота вала в код, цифровой коммутатор 3, аналоговый коммутатор 4, интерфейс 5, вычислитель 6, блок 7 регистрации и индикации, имитатор 8 сигналов, На валу приводного механизма 1 установлен контролируемый преобразователь 9, состоящий пз первичного датчика 10 и отсчетной части 11. Имитатор 8 сигактовый генератор 12, делитель 13 частоты, генераторы 14-18 псевдослучайных чисел, блок 19 задания кодов, мультиплексоры 20-24,управляемый делитель 25 частоты, реверсивный счетчик 26, формирователь 27 сдвига Фаз, Формирователь 28 уровня амплитуд, Формирователь 29 опорного сигнала, программируемые постоянпые запомппающие устройства 30 и 31 цифроаналоговые преобразовате"35 ли 32 п 33, Формирователь 34 сигнала репера и блок 35 выходнь 1 х усилителей. Вы шслптель 6 содержцт тумблерный пульт 36, распределитель 37 импульсов, регистры 38-41 хранения, сумматоры 42 и 43, блок 44 сравнения и блок 45 усилителей.Устройство имеет два режима работы. В первом режиме, когда устройст 45 во Функционирует с использованием имитатора 8 сигналов, по сигналам установки режима, поступающим перед началом работы устройства от вычислителя 6 через интерфейс 5, цифровой коммутатор 3 выдает на вход интерФейса 5 поступающий к нему с выхода имитатора 8 сигналов цифровой аналог кода образцового преобразователя 2, а аналоговый коммутатор 4 вьщает на вход отсчетной части 11 поступающий в нему с выхода имитатора 8 сигналов набор аналоговых сигналов, имитирующих .сигналы с первичного дат 08 2чика 10 преобразователя 9. Образуемый на выходе отсчетной части 11 аналог кода преобразователя 9 поступает на вход интерфейса 5. В этом режиме работы устройства производятконтроль Функционирования и (при необходимости) оптимальную настройкупараметров отсчетной части 11 преобразователя 9.Во втором режиме, когда устройство работает с использованием образцового преобразователя 2, приводноймеханизм 1 приводит во вращение жестко сочлененные валы преобразователей 2 и 9.По сигналам установки режима, поступающим перед началом работы от вычислителя 6 через интерфейс 5,цифровой коммутатор 3 выдает на входинтерфейса 5 поступающий к нему код .преобразователя 2, а аналоговьп коммутатор 4 выдает на вход отсчетнойчасти 11 поступающий к нему с выходапервичного датчика 10 набор аналоговых сигналов. В этом режиме работыустройства производят контроль точности преобразователя 9 и (при необходимости) настройку параметров его1первичного,цатчика 10,С выхода интерфейса 5 поступающиек нему коды передаются на вход вычислителя 6, который работает следующимобразом. Ф уПеред началом работы устройства информаций, поступающая с выхода тумблерного пульта Зб на вход интерфейса 5, определяет режим работы устройства. В процессе работы смена значения поступающего на вход вычислителя 6 кода преобразователя 9 приводит к запуску распределителя 37 импульсов, который формирует последовательность импульсов, управляющих работой вычислителя 6. При поступлении импульсов с выходов распределителя 27 импульсов на входы регистров 38 и 39, в них записываются код соответственно преобразователей 2 и 9, поступающие на их входы, С выходов регистров 38 и 39 хранения коды преобразователей 2 и 9 поступают на входы сумматора 42, который на выходе формируют их разность бй , являющуюся накопленной ошибкой проверяемого преобразователя .9:-й точке.Код ьЬ поступает на вход блока 45 усилителей и на вход блока 44 сравнения, где сравнивается по абсолютной величине с кодом Одопустимого значения ошибки, поступающим на вход блока 44 сравнения с выхода регистра 40 храненияПри выполнении условияопна выходе блока 44 сравнения форми.руется сигнал сбоя, поступающий на вход блока 45 усилителей. Сумматор 43 принимает на свои входы код ЬМ и коц а 8., накопленной ошибки, вычисленный в предыдущем цикле обработки данных и запомненный в регистре 41. Навыходе сумматора 43 формируется код ЕМ; текущей ошибки проверяемого преобразователя 9:8 Я. =ЬК- Ь 11После вычисления кода ЮМ текущейошибки по сигналу, поступающелгу свыхода распределителя 37 импульсовна вход регистра 41, в него записывается код 6 Й накопленной ошибки,вычисленный в текущем цикле обработки данных. Поступившая на входы блока 45 усилителей информация с его выхода являющегося выходолг вычислите -ля 6, поступает к блоку 7 регистраЦии и индикации.Имитатор 8 сигналов формирует навоих выходах параллельный код, моделирующий код образцового преобразователя 2, и набор соответствующихэтому коду аналоговых сигналов, представляющих сигналы первичного датчика 10 преобразователя 9, К аналоговымсигналам относятся два информацион-,ных квазигармонических квадратурныхсигнала, сигнал репера и опорный сигнал. Имитатор 8 сигналов имеет дварежима работы, которые определяютсясигналами установки режима, поступающими на его вход перед началом работы устройства от вычислителя 6через интерфейс 5.В первом режиме его выходные сигналы изменяются так, что при этом моделируется вращение валов преобразователей 2 и 9, происходящее с постоянной скоростью,Во втором режиме работы выходныесигналы имитатора 8 сигналов моделируют изменение углового положения валов преобразоватечей 2 и 9, происходящее с варьируемыми по случайномуво времени закону скоростью и направлением вращения. Кроме того, во втором режиме в заданных пределах моделируются случайным образом изменяемые сдвиг фаз, колебание амплитуди постоянных составляющих имитируемых информационных квазигармоническихквадратурных сигналов и сигнала репера.Таким образом, в первом режимеимитатор 8 сигналов позволяет провести настройку параметров отсчетнойчасти 11 преобразователя 9, а во втором - проверить характеристики преобразователя 9 в широком диапазоне имитируемых динамических воздействийна входной вал преобразователя 9 иусловий его эксплуатации,В первом режиме имитатор 8 сигналов работает следующим образом. Частота с выхода тактового генератора 12поступает на вход делителя 13 частоты, с выхода которого импульсы поступают на тактовый вход управляемогоделителя 25 частоты. Поступившая перед началом работы устройства от вычислителя 6 через интерфейс 5 информация фиксируется в блоке 19 заданияЭ 5кодов, с выходов которого она посту.пает на входы мультиплексоров 20-24.Сигнал, приходящий на управляющиевходы мультиплексоров перед началом40работы от вычислителя 6 через интерфейс 5, разрешает прохождение этойинформации на их выходы. При этомс выхода мультиплексора 21 на знаковый вход реверсивного счетчика 26поступает сигнал направления счета,45заданный сигналом установки режима.фиксированный параллельный код свыхода мультиплесора 20 подается науправляющий вход управляемого делителя 25 частоты, задавая постоянныйкоэффициент деления и тем самым устанавливая постоянную частоту следования импульсов, поступающих с еговыхода на тактовыгг вход реверсивного счетчика 26. Это обусловливаетпостоянство скорости изменения содержимого реверсивного счетчика 26Кодего старших разрядов, являющийся,цифровылг аналогом кода преобразова 1231608теля 2, с выхода поступает на входцифрового коммутатора 3.Код младших разрядов с выходареверсивного счетчика 26 поступает5на вход программируемого постоянногозапоминающего устройства 30 и черезФормирователь 27 сдвига Фаз - навход программируемого постоянного запоминающего устройства 31,ОФормирователь 27 сдвига Фаз, служит для создания определенной разности между значениями кодов, поступающих на входы программируемых постоянных запоминающих устройств 30 и 31,которая в первом режиме работы .имитатора 8 сигналов постоянна из-затого, что на вход Формирователя 27сдвига Фаз поступает с выхода мультиплексора 22 Фиксированный код. Свыходов программируемых постоянныхзапоминающих устройств 30 и 31 кодыпоступают на входы цифроаналоговыхпреобразователей 32 и 33.Благодаря тому, что записанные впрограммируемых постоянных запоминающих устройствах 30 и 31 значениякодов соответствуют закону изменения информационных квазигармонических квадратурных сигналов, Формируемых в первичном датчике 10 преобразователя 9 (в частном случае - синусоидальному закону), при изменениисодержимого реверсивного счетчика 26на выходах цифроаналоговых преобразователей 32 и 33 Формируются двасдвинутых по фазе аналоговых сигнала, моделирующих сигналы первичного датчика 10. Уровень амплитуд этихсигналов а также репера ФормируеЭ Э40мого на Формирователе 34 сигналарепера с помощью кода реверсивногосчетчика 26, определяется величинойсигнала, поступающего на входы цифроаналоговых преобразователей 32и 33 и Формирователя 34 сигнала ре 45пера с выхода формирователя 28 уровня амплитуд. Входной информацией дляФормирователя 28 уровня амплитуд является Фиксированный параллельныйкод, поступающий на его входы черезмультиплексор 23 от блока 19 заданиякодов.Уровень постоянной составляющей1двухинформационных квазигармонических сигналов и сигнала репера определяется величиной сигнала, приходящего на входы цифроаналоговых преобразователей 32 и 33 и Формирователя 34 сигнала репера с выхода формировате" ля 29 опорного сигнала, входной информацией для которого служит фиксированный параллельный код, поступающий с блока 19 задания кодов через мультиплексор 24. Так как содержимое реверсивного счетчика 26 изменяется с постоянной скоростью и величины сигналов на выходах формирователя 27 сдвига Фаз, формирователя 28 уровня амплитуд и формирователя 29 опорного сигнала постоянны, то формируемые сигналы первичного датчика 10 и цифровой аналог кода преобразователя 2 моделируют равномерное вращение входных валов преобразователей 2 и 9.Во втором режиме имитатор 8 сигналов работает следующим образом. Деленные частоты с выходов делителя 13 частоты поступают на входы генераторов 14-18 псевдослучайных чисел. При этом на выходе генератора 14 псевдослучайных чисел формируется последовательность импульсов, длительность которых изменяется во времени случайным образом. На выходах генератора 15-18 псевдослучайных чисел формируются параллельные коды, значения которых изменяются во времени также случайным образом. По сигналу установки режима, поступающему перед началом работы устройства от вычислителя 6 через интерфейс 5 на вхоцы мультиплексороц 20-24, на их выходы пропускается информация, приходящая на входы мультиплексоров 20- 24 с выходов генераторов 15-18 псевдослучайных чисел. При этом изменение содержимого реверсивного счетчика 26 происходит со случайными во времени скоростью и направлением счета. Случайным образом изменяется и вносимая Формирователем 27 сдвига Фаз разница между кодами, поступающими на входы программируемых постоянных запоминающих устройств 30 и 31. Кроме того, случайный характер носят изменения величин на выходах Формирователя 28 уровня амплитуд и формирователя 29 опорного сигнала. В результате происходит Формирование цифрового аналога кода преобразователя 2 и сигналов первичного датчика 10 преобразователя 9, имитирующих случайные воздействия на их валы, случайные изменения амплитуд и постоянных составляющих сигналов первичного45 датчика 10, а также сдвига фаз междуними.,Предлагаемое устройство обеспечивает повышение достоверности контро 5ля за счет введения в его состав реализованного с помощью стандартныхцифровых и цифроаналоговых схем имитатора 8 сигналов, позволяющего проводить комплексные испытания наиболее 10ненадежной отсчетной части 11 преобразователя 9,угла поворота вала вкод накапливающего типа путем Формирования набора цифровых и аналоговыхсигналов, моделирующих как разнооб-.разные динамические входные воздействия на валы преобразователей 2 и 9в наиболее жестком режиме случайногознакопеременного их движения, так иизменения сигналов первичного датчика проверяемого преобразователя (амплитуд, фаз, постоянных составляющих),возникающих в процессе эксплуатациииз-за старения электронных компонентов преобразователя, изменения температурных режимов, износа его механических узлов и т.п. Кроме того, введение в состав устройства имитатора 8 сигналов позволяет в необходимых случаях проводить такую настройку параметров отсчетной части 11 (например, уровней срабатывания компараторов, величин задержек цифровых элементов), которая исключает появлениесбоев при работе с реальными сигпа 35лами, Наконец, наличие предварительно настроенной с помощью имитатора 8сигналов отсчетной части 11 позволяет проводить регулировку параметровпервичного датчика 10, уменьшая темсамым вероятность возникновения сбойных ситуаций при эксплуатации преобразователя 9. Формула изо бр ет ения 1. Устройство для контроля преобразователей угла поворота вала в код, содержащее приводной механизм, вал которого соединен с валом образцово О го преобразователя и предназначен для соединения с валом контролируемого преобразователя, интерфейс, первый выход которого соединен с входом вычислителя, первьд выход которого соединен с первым входом интерфейса, второй выход - с входом блока регистрации и индикации, о т л и ч а ю щ ес я тем, что, с целью повышения достоверности контроля, в него введеныимитатор сигналов, цифровой коммутатор и аналоговый коммутатор, первьпвход которого является первым входомустройства, второйвход соединен свторым выходом интерфейса, а выходпредназначен для подключения входаконтролируемого преобразователя, второй вход интерфейса является вторымвходом устройства, третий и четвертый выходы интерфейса соединены спервым. и вторым входами имитаторасигналов, первый выход которого соединен с первым входом цифрового коммутатора, а второй выход - с третьимвходом аналогового коммутатора, второй вход цифрового коммутатора соединен с выходом образцового преобразователя, третий вход - с пятым выходом интерфейса, а выход - с третьим входом интерфейса,2, Устройство по и. 1, о т л ич а ю щ е е с я тем, что имитаторсигналов содержит тактовый генератор, делитель частоты, первый, второй, третий, четвертьп и пятый генераторы псевдослучайных чисел, блокзадания кодов, первьй, второй, третий, четвертый и пятьп мультиплексоры, управляемь 1 й делитель частоты,реверсивный счетчик, формировательсдвига Фаз, Формирователь уровня амплитуд, формирователь опорного сигнала, первое ц второе программируемыепостоянные запоминающие устройства,первый и второй цифроаналоговые преобразователи, формирователь сигналарепера и блок выходных усилителей,выход которого является первым выходом имитатора сигналов, выход тактового генератора соединен с входомделителя частоты, первый выход которого соединен с первым входом управ.ляемого делителя частоты, остальныевыходы соединены со входами первого,второго, третьего, четвертого и пятого генераторов псевдослучайных чисел, выходы которых соединены с первыми входами одноименных мультиплексоров, вторые входы которых соединены с выходами блока задания кодов,вход которого является первым входомимитатора сигналов, третьи входы первого, второго, третьего, четвертогои пятого мультиплексоров объединены1и являются вторым входом имитаторара соединен со вторым входом управляемого делителя частоты, выход которого соединен с первым. входом реверсивного счетчика, второй вход которого соединен с выходом второго мультиплексора, выход третьего мультиплексора соединен с первым входом фор 11 ирователя сдвига фаз, второй вход которого соединен с первым выходом реверсивного счетчика и с входом первого программируемого постоянного запоминающего устройства, выход четвертого мультиплексора соединен через Формирователь уровня амплитуд с первыми входами первого и второго цифроаналоговых преобразователей и Формирователя сигналов репера, выход пятого мультиплексора соединен через формирователь Опорного сигнала с вто .рым входом первого и второго цифроаналоговых преобразователей, формирователя сигнала репера и первым входом блока выходных усилителей, второйвыход реверсивного счетчика является вторым выходом имитатора сигналов, . а третий выход соединен с третьим входом формирователя сигнала репера, выходы первого и второго программируемых постоянных запоминающих устройств соединены с третьнмц входами первого и второго цифроаналоговых преобразователей, выходы которых и выход формирователя сигнала репера соедипепы с остальными входами блока выходных усилителей. 3. устройство по п. 1, о т л и%ч а ю щ е е с я тем, что вычислитель содержит тумблерный пульт, распределитель импульсов, первый, второй, третий и четвертый регистры,первый и второй суммматоры, блок,сравнения и блок усилителей, выходкоторого является вторым выходомвычислителя, первый выход гумблерного пульта является :первым выходомвычислителя, а второй выход соединен с входом третьего регистра, выход которого соединен с первым входом блока сравнения, выход которогосоединен с первым входом блока усилителей, вход распределителя импульсов соединен с первыми входами первого и второго регистров и являетсявходом вычислителя, первый выходраспределителя импульсов соединен свторым входом первого регистра, авторой выход соединен с вторым входомвторого регистра, выходы первого ивторого регистров соединены с соответствующими входами первого сумматора, выход которого соединен с вторыми входами блока сравнения и блокаусилителей и с первыми входами второго сумматора и четвертого регистра,второй вход которого соединен с третьим выходом распределителей импульсов, а выход - с вторым входом второго сумматора, выход которого соединенс третьим входом блока усилите -лей,1231608 Составитель Ю,Ко Техред И.Попович рректор А.Обруча Ревин едакто одписно Тираж 816 арственного комитета СС изобретений и открытий ква, Ж, Раушская наб.Заказ 2660/57 ВНИИПИ Госуд по делам 113035, Мос