Коммутатор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 9) ( ) 2 1)4 Н 03 К 17 ОСУДАРСТВЕ ННЫЙО ДЕЛАМ ИЗОБРЕТЕН МИТЕТ СССР Й И ОТНРЫТИЙ ОПИСАНИЕ ИЭОБРЕТЕНИ ЕЛЬСТ АВТОРСКОМУ СВ(54)(57) КОММУТАТОР, содержащий последовательно соединенные формирователь тактовых импульсов и счетчики И, М и Р, Р блоков коммутации, каждый из которых содержит переключающее устройство и дешнфраторы кода М и Р, входы которых соединены с выходами соответствующих счетчиков, выходы дешифратора кода Р соединены с входами переключающего устройства, выход которого соединен с управляющим входом дешифратора коцаМ и М плат коммутации, каждая из которых содержит дешифратор кода И и группу И каналов, о т л и ч а ющ и й с я тем, что, с целью расширения функциональных возможностей путем увеличения количества режимов работы, в каждый блок коммутации введено три группы управляемых вентилей, инвертор, два дешифратора, второе переключающее устройство и шинныйг формирователь с разрядностью кодов И, М и Р, а в каждую плату коммутации - четыре группы управляемых вентилей, группа элементов ИЛИ, инвертор, запоминающее устройство, содержащее И ячеек памяти с разрядностью кодов И, М и Р и шинныиформирователь с разрядностью кодовИ, М и Р, причем в каждом блокекоммутации выходы дешифратора кодасоединены с входами первой группыуправляемых вентилей, управляющиивход которой соединен с первой вцешней зшгной управления, а выходы сое -динены с входами второй и третьейгрупп управляемых вентилей, управ-.ляющий вход второй группы управляемых вентилей соединен с выходоминвертора, вход которого соединенс управляющим входом третьей группыуправляемых вентилей и с второйвнешней шиной управления, двунаправленные входы в выхо шинногоформирователя соединены с внешней магистралью с разрядностью кодовМ, М и Р, а однонаправленные выходы его соединены с однопапрагленными входами и с внутриблочной магистралью с разрядностью кодов Х, М иР, входы первого дешифратора сседи -нены с шинами кода М внутрнблочноймагистрали, входы второго дешпфратора - с шинамп кода Р внутрпблочной магистрали, а входы второгодешифратора - с шинами кода внутриблочной магистрали, выходы второгодешифратора соединены с входами второго переключающего устройства, выходкоторого соединен с одним из управляющих входов первого дешифратора,а второй управляющий вход первогодешифратора соединен с входом инвертора, в каждой плате коммутациидвунаправленные входы-выходы шинногоформирователя соединены с внутриблочной магистралью, а однонаправ1175023 ленные выходы - с входами запоминающего устройства, выходы которого соединены с входами четвертой группыуправляемых вентилей и с однонаправленнь.ми входами шинного формирователя, входы первой группы управляемыхвентилей и адресные входы запоминающего устройства соединены с выходами счетчика И, входы второй группыуправляемых вентилей соединены сшинами кода Н внутриблочной магистра- .ли, выходы первой и второй группуправляемых вентилей соединены междусобой и с входами дешифратора кодаИ, выходы которого соединены с входами третьей группы управляемых вентилей, а выходы третьей и четвертойгрупп управляемых вентилей соединены соответственно с первыми и вторыми входами группы элементов ИЛИ,выходы которой соединены с управляющими входами группы И каналов,Изобретение относится к измерительной технике, в частности к электронным коммутаторам информационных систем и систем диагностики.Цель изобретения - расширение функциональных возможностей путем увеличения количества режимов работы коммутатора.На фиг. 1 представлена струкО турная электрическая схема коммутатора; на фиг. 2 - структурная электрическая схема платы коммутации.Коммутатор содержит формирователь 1 тактовых импульсов, к выходу которого подключены последовательно соединенные счетчики Ы, М и Р 2 - 4 соответственно, блоки 5.1-5.Р комм тации, каждый из которых содержит дешифратор 6. 1(6.Р), входы которого соединены известным способом с выходами счетчика 3, дешифратор 7,1(7.Р) входы которого соединены известным способом с выходами счетчика 4, переключающее устройство 8.1(8.Р),25 входы которого соединены известным способом с выходами 1-Р дешифратора 7.1 (7,Р), а выход соответствующий управляющий вход первой группы управляемых вентилей соединен с соответствующим данной плате коммутации выходом второй группы управляемых вентилей блока коммутации, управляющий вход второй группы управляемых вентилей соединен с соответствующим данной плате коммутации выходом первого дешифратора блока коммутации, один управляющийвход запоминающего устройства соединен с третьей внешней шиной управления, а второй управляющий вход егос соответствующим данной плате коммутации выходом третьей группы управляемых вентилей блока коммутации,управляющий вход третьей группы управляемык вентилей соединен с выходоминвертора, а вход инвертора соединенс управляющим входом четвертой группыуправляемых вентилей и с четвертойвнешней шиной управления. номеру данного блока, - с управляющим входом дешифратора 6;1 (6,Р),первую группу управляемых вентилей9.1(9.Р), входы которой соединеныс выходами 1-М дешифратора 6,1(6,Р),а управляющий вход с первой внешней шиной 10 управления, вторуюи третью группы управляемых вентилей11.1(11.Р) и 12.1(12.Р) соответственно, вхоцы которых соединены междусобой и с выходами 1-М группы управляемых вентилей 9.1(9.Р), шинныйформирователь 13.1(13.Р) с разрядностью кодов И, М и Р, двунаправленные входы-выходы которого соединеныс внешней магистралью 14 с разрядностью кодов И, М и Р, а однонаправленные входы и выходы соединены между собой и внутри блочной магистралью15.1(15.Р) с разрядностью кодовИ, М и Р, первый и второй дешифраторы 16,1(16,Р) и 17.1(17.Р) соответственно, причем входы дешифратора 16.1(16.Р) соединены с шинами кода М, а входы дешифратора 17.1(17.Р)с шинами кода Р внутриблочной магистрали 15.1(15.Р) второе переключающее устройство 18.1(18.Р), входыкоторого соединены с выходами 1-Р1175 О 3дешифратора 17, 1(17. Р), а выход, соответствующий номеру данного блока - с вторым управляющим входом дешифратора 16.1(16.Р), инвертор 19. 1( 19 .Р), выход которого соединен с управляющим входом группы управляемых вентилей 11.1(11.Р), а вход - с первым управляющим входом дешифратора 16.1(16.Р) и с второй внешней шиной 20 управления, платы коммутации 21.1-21.М, каждая из которых содержит первую и вторую группы управляемых вентилей 22.1(22,М). и 23.1(23.М) соответственно, дешифра-тор 24.1(24.М), причем входы группы 5 управляемых вентилей 22.1(22,М) соединены с выходами счетчика 2, входы группы управляемых вентилей 23.1(23.М) соединены с шинами кода М внутри- блочной магистрали 15.1(15.М), уп равляющий вход Упр.1(М) группы управляемых вентилей 22.1(22.М) соединен с соответствующим данной плате коммутации выходом группы управляемых вентилей 11.1(11.Р) дан ного блока коммутации, управляющий вход Упр 1(М) группы управляемых вентилей 23 . 1(23 .М) соединен с соответствующим данной плате коммутации выходом дешифратора 16.1(16.Р)ЗО данного блока коммутации, а выходы групп вентилей 22. 1(22.М) и 23, 1(23.М) соединены между собой и с входами дешифратора 24.1(24.М), шинный формирователь 25.1(25.М) с разряд- З 5 ностью кодов Ч, М и Р, запоминающее устройство 26.1(26,М), содержащее И ячеек памяти с разрядностью кодов И, М и Р, третью и четвертую группы управляемых вентилей 27,1(27.МРТО и 28. 1(28.М) соответственно, причем, двунаправленные входы-выходы шинного формирователя 25.1(25.М) соединены с внутриблочной магистралью 15.1 5.1(15.Р), однонаправленные выхо ды - с входами запоминающего устройства 26 . 1(26 .М), адресные входы которого соединены с выходами счетчика 2, первый управляющий вход - с третьей внешней шиной 29 управления, 50 второй управляющий вход Упр 1(М) с соответствующим данной плате коммутации выходом группы управляемых вентилей 12.1(12.Р) данного блока коммутации, а выходы - с однона правленными входами шинного формирователя 25. 1(25.М) и с входами группы управляемых вентилей 28.1 023 428.1(28.М) по числу И каналов в группе, входы группы управляемых вентилей 27.1(27.М) соединены с выходами дешифратора 24.1(24.М), группу элементов ИЛИ 30.1(ЗО.М), группуИ каналов 31,1(31.М) и инвертор 32.1(32.М), причем первая и вторая , группы входов группы элементов ИЛИ 30.1(ЗО.М) соединены с выходами групп управляемых вентилей 27.1(27.М) и 28.1(28.М) соответственно, а выходы группы элементов ИЛИ 30.1(ЗО.М) - с управляющими входами группы Я каналов 31,1(31 М), управляющий вход группы управляемых вентилей 27,1(27,М 7 соединен с выходом инвертора 32.1(32.М) а управляющий вход группы управляемых вентилей 28.1(28.М) и вход инвертора 32.1(32.М) - с четвертой внешней шиной 33 управления.Коммутатор работает следующим образом.Перед началом работы подаются сигналы, определяющие один из режимов, а, именно: циклический, программирования, циклический по заданной программе, матричный по заданной программе, а также переключающее устройство 8. 1(8.Р) в каждом блоке установлено в положение, соответствующее номеру данного блока. Работа в циклическом режиме,От системы на внешние шины 10, 20, 33 управления должны быть поданы сигналы управления, разрешающие прохожцение сигналов через группы вентилей 9.1(9.Р), 11.1(11.Р)и 27,1(27.М) и запрещающие прохождение сигналов через группы вентилей 12.1(12.Р) и 28.1(28.М), а шинные формирователи 13.1(13.Р) и 25.1(25.М) известным способом переведены в пассивное состояние. С выхода формирователя 1 тактовых импульсов тактовые импульсы подаются. на вход счетчиков 2,3 и 4. От счетчиков 2 3 и 4 поступает код, разрядность которого соответствует количеству каналов в группе И, количеству групп каналов,в блоке коммутации М и количеству блоков коммутации Р (код М, М, Р). Переключающее устройство 8.1(8.Р) в каждом блоке установлено в соответствии с номером данного блока, При совпадении кода Р, поданного на дешифратор 7.1(7.Р), с номером дан 1175023ного блока на выходе переключающего устройства 8,1(8.Р) устанавливается сигнал, разрешающий прохождение сигналов через дешифратор 6.1(6.Р) . Сигнал с выхода дешифратора 6.1(6.Р) через открытые вентили 9,1(9.Р) и 11. 1(11,Р) подается на управляющий вход вентилей 22.1(22.М), разрешая прохождение через них кода М на 1 О вход дешифратора 24,1(24.М), с выхода которого сигнал через откры тые вентили 27.1(27.Р) и элементы ИЛИ 30. 1(30,М) поступает на разрешающий вход соответствующего кана ла в группе И каналов 3 1. 1(3 1.М) .Работа в режиме программирования,Программирование циклического режима. От системы на внешние шины 10, 20 и 33 управления .подаются сигналы 20 управления, запрещающие прохождение сигналов через вентили 11. 1(11.Р) и 27,1(27.Р) и разрешающие прохождение сигналов через вентили 12 . 1( 12,Р), а на шину 29 - сигнал 25 управления, устанавливающий режиме записи запоминающего устройства 26.1(26.М) при наличии сигнала Упр 1(М). Шинные формирователи 13. 1( 13.Р) и 25. 1(25,М) известным . ЗО способом устанавливаются в режим приема информации.От счетчиков 2 - 4 подается код ИМР, Из внешней шины 14 подается( /код номера канала М М Р , в частном5 случае код счетчика ММР и код И М Р могут совпадать. Код счетчика М, Р расшифровывается аналогично предыдущему режиму.Код счетчика Н во всех режимах, кро ме первого, является адресом ячейки запоминающего устройства 26.1(26,М Код И М Р проходит через шинный Формирователь 13,1(13,Р) на вход шинного формирователя 25. 1(25.М), а45 с выхода его - на входы запоминающего устройства 26.1.(26.М). Приналичии на адресных входах запоминающего устройства 26.1(26.М) кода счетчика Н и сигнала Упр 1(М) на управляющем входе в соответствующую ячейку записывается код И 1. Р . Ко,тличество ячеек памяти равно количеству каналов в группе М. Таким образом, в запоминающем устройстве 55 26.1(26.М) данной группы И каналов может быть последовательно записано И номеров каналов, каждый из которых может находиться в любой плате коммутации 21.1-21.М любого блока коммутации 5.1-5.Р, в том числе и в данной группе данного блока. В запоминающих устройствах всех плат коммутации всех блоков коммутации последовательно могут быть записаны адреса всех ИМР каналов в любой заданной последовательности. При необходимости эта последовательность может быть полностью или частичнооперативно изменена.Программирование матричной структуры производится аналогично программированию циклического режима в произвольной последовательности.При этом код счетчика М определяет . номер конфигурации матричной структуры (матричного поля) а код И М Р кодовое слово столбца матрицы. При матричной структуре группа И каналов составляет столбец матрицы, а одноименные каналы групп Ю каналов всех плат коммутации 21.1 - 21,М составляют строку матрицы. Таким образом, каждый из Р блоков представляет собой матрицу (матричное поле) ИМ, которые (матрицы) могут объединяться в соответствии с требованиями системы еВ каждом запоминающем устройстве 26.1(26.М) может быть записано И вариантов кодовых слов столбца матрицы. Следовательно, во всех М платах коммутации одного блока может быть записано И вариантов матрицы ИхМРабота в циклическом режиме по заданной программе.От системы на внешние шины 10, 20 и 33 управления должны быть поданы сигналы управления, разрешающие прохождение сигналов через вентили 9.1(9.Р), 12.1(12.Р) и 27. 1(27.М) и дешифратор 16. 1( 16.Р) . На внешнюю шину 29 управления подается сигнал, обеспечивающий режим считывания запоминающего устройства 26.1(26.М) при наличии разрешающегосигнала Упр 1(М) . От счетчиков 2, 3 и 4 подается код БМР. Код МР расшифровывается дешифраторами 6.1(6.Р) и 7.1(7.Р), как было отписано выше. При этом сигнал Упр 1(М), соответствующий данной группе каналов, устанавливает запоминающее устройство10 25 26.1(26.М) данной группы в режим считывания. На адресные входы запоминающего устройства подается код М, определяющий адрес ячейки5 памяти. С выхода запоминающего устройства 26.1(26.М) считывается код номера канала И М Р и посту 1пает на однонаправленный вход шин- ного формирователя 25. 1(25,М), с двунаправленного входа-выхода которого код номера канала М М Р 1 поступает: на однонаправленный вход шинного формирователя 13.1(13.Р) с двунаправленн 1 ого входа-выхода 15 которого код М М Р выходит на внеш 1 1нюю магистраль 14, код Б на входы(вентилей 23 . 1 (23.М), код М 1 на вход дешифратора 16.1(16.Р), код Р на вход дешифратора 17. 1(17.Р) . 20Если код номера канала И М Р 1 соответствует каналу, расположенному в данном блоке, то сигнал с дешифратора 17. 1(17.Р) через переключающее устройство 18.1(18.Р) разрешит расшифровку кода М дешифратором 16.1(16.Р) и на выходе этот го дешифратора возникнет сигнал Упрф 1(М), который разрешит прохождение кода М через вентили 23.1 30123.1(23.М) соответствующей платы коммутации данного блока коммутации на дешифратор 24,1(24.М). Сигнал с выхода дешифратора 24.1(24.М) через открытые вентили 27.1(27.М) и элемен З 5 ты ИЛИ 30.1(30.М) поступит на управляющий вход соответствующегокода И канала и замкнет его клю- . чи.Если код номера канала И М Р 40 соответствует каналу, расположенному в другом блоке, код И М Р, принятыйэтим блоком из внешней магистрали 14через шинный Формироватепь 13.1(13,Рэтого блока, расшифруется дешифраторами 16.1(16.Р) и 17,(17.Р)этого блока, и затем включится соответствующий канал в этом блоке,аналогично описанному,Работа в матричном режиме позаданной программе.От системы на шину 10 управления должен быть подан управляющийсигнал, устанавливающий на всехвыходах вентилей 9.1(9.Р) сигналы,которые обеспечивают на выходахвентилей 121(12.Р) разрешающиесигналы на всех выходах Упр 1-Упр 1 МФодновременно. На шины 20 и 33подаются управляющие сигналы, разрешающие прохождение сигналов черезвентили 12.1(12.Р) и 28.1(28.Р), ана шину 29 - сигнал, разрешающийрежим считывания запоминающего устройства 26 . 1(26 .М) при наличии сигналов Упр 1(М).На адресные входы запоминающихустройств 26.1-26.М с счетчика 2.подается код И, который в данномрежиме соответствует номеру варианта матричного поля. С выхода запоминающих устройств 26.1-26.М считываются кодовые слова столбцовматрицы и через открытые вентили28, 1 - 28.М и элементы ИЛИ 30. 1-30.Мподаются на управляющие входы группИ каналов 31.1-31.М, включая в соответствии .с кодовыми словами столбцов каналы, образующие матричноеполе, имеющее И входов и М выходовв каждом блоке коммутации.175023 Составитель С. Кедактор Е; Лушникова Техред А.Бабинец Корректор А.ТЯско 5 Тираж 872 ИИПИ Государственного комитета о делам изобретений и открыти 5, Москва, Ж, Раушская наб з 5211 В