Устройство для моделирования дискретного радиоканала

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХЕЕСПУБЛИН Н 9) ЯО )11) З(51) 0 06 С 7 48 ОПИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРпо делАм изОБРетений и ОтнРытий К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) 1. Авторское свидетельство СССРР 962999, кл.С 06 0 7/48, 1980(54)(57) УСТРОЙСТВО ДЛН МОДЕЛИРОВАНИЯ ДИСКРЕТНОГО РАДИОКАНАЛА поавт.св. М 962999, о т л и ч а ющ е е с я тем, что, с целью расширения функциональных воэможностейза счет воспроизведения изменениясреднего значения величины смещенияФронтов сигнала, оно дополнительносодержит пятый делитель частоты,третий и четвертый дискретные элементы задержки, два коммутатора, второй триггер и дополнительный входнойкаскад, состоящий из двух Р-триггеров и двух элементов И, прямой выходпервого 0-триггера соединен с В-входом второго В-триггера и первым входом первого элемента И, инверсный выход первого 0-триггера подключен к первому входу второго элемента И, прямой выход второго 0-триггера подключен к второму входу второго элемента И, а инверсный выход второго Р-триггера соединен с вторым входом первого элемента И, Р-вход первого В-триггера является информационным входом устройства, объединенные тактовые входы Э-триггеров и третьи вхо ды элементов И соединены с тактовым входом устройства, выходы первого и второго элементов И дополнительного входного каскада подключены соответственно к входам третьего и четвертого дискретных элементов задержки, тактовые входы которых через пятый делитель частоты соединены с тактовы входом устройства, выходы третьего и четвертого дискретных элементов задержки соединены соответственно с входами первого и второго коммутаторов, выходы которых соединены соответственно с единичным и нулевым входами второго триггера, выход ко-. торого подключен к Р-входу первого Р-триггера входного каскада.Изобретение относится к аппаратурным средствам электронного модели ков сравнения, группу логических коммутаторов, группу реверсивных счетчиков, группу регистров хранения,общий элемент И, две группы элементов И, блок выбора перехода, первыйи второй дополнительные регистры хранения, блок управления, дополнительный реверсивный счетчик, два дискретных элемента задержки и триггер,причем выход первого элемента И входного каскада соединен с первым входом элемента ИЛИи первыми входами элементов И первой группы, вторые входыпервых элементов И первой и второйгрупп подключены к выходу первогоблока сравнения группы, выходы К-гоблока сравнения группы (К=2,п) соединены с вторыми входами 2(К)-гои(2 к) элементов И первой и второйгрупп, выход второго элемента Ивходного каскада подключен к первымвходам элементов И второй группы ивторому входу элемента ИЛИ, третьивходы р-ых элементов И первой группы р = 2,4, 2(пнепосредственно,а третьи входы К-ых элементов И второй группы через первый элемент НЕсоединены с выходом генератора псевдослучайной последовательности, входкоторого подключен к выходу первогоделителя частоты, выходы первых эле 45 55 60 50 ментов И первой и второй групп подключены к и-м входам первого и второгодискретных элементов задержки соотрования дискретных радиоканалов связи и .может быть использовано для решения задач исследования помехоустойчивости и повышения достоверности приема дискретной инФормации, а также при лабораторных испытаниях каналообразующей аппаратуры в условиях, приближающихся к реальным.Го основному авт.св, Р 9 б 2999 известно устройство для моделирования дискретного радиоканала, содержащее генератор псевдослучайной последовательности, управляемый делитель, элементы И, первый элемент НЕ, 15 датчик псевдослучайных интервалов, входной каскад, состоящий из двух Э-триггеров и двух элементов И, прямой выход первого В-триггера соединен с Р-входом второго В-триггера и 20 первым входом первого элемента И, инверсный выход первого В-триггера подключен к первому входу второго элемента И, прямой выход второго Р-триггера подключен к второму входу 25 второго элемента И, а инверсный выход второго Р-триггера соединен с вторым входом первого элемента И, объединенные тактовые входы В-триггеров и третьи входы элементов И соединены с тактовым входом устройства, элемент ИЛИ, второй и третий элементы НЕ, четыре делителя, группу бловетственно, выходы (2 К+1)-ых элементов И (Р=1" в) первой ивторой групп соединены соответственно с (и+М)-м входом первого и второго дискретных элементов задержки,выходы (21,)-ых элементов И первой ивторой групп (Е =1п+1) подключены соответственно к (иымвходам первого и второго дискретныхэлементов задержки, тактовые входыкоторых соединены с выходом управляемого делителя частоты, выходы первого и второго дискретных элементовзадержки подключены к нулевому и единичному входам триггера, единичныйвыход которого является выходом устройства, выход элемента ИЛИ соединенс входами считывания блоков сравнениягруппы, входы первой группы входовкоторых подключены к разрядным выходам генератора псевдослучайной последовательности, входы второй группывходов первого и последнего блоковсравнения группы соединены с входамиминимального и максимального первогои последнего логических коммутаторовгруппы соответственно, группа выходов,)-го реверсивного счетчика группы=1, , и) подключена к входамвторой группы,)-го блока сравнениягруппы, к входам первой группывходов +1)-го блока сравнения и квходам первой группы логических коммутаторов группы, входы 1-ых логических коммутаторов группы (1=1.в) соединены с выходами соответствующего регистра хранения группы,входы третьей группы логических коммутаторов группы подключены соответственно к входам констант устройства,тактовые входы логических коммутаторов группы соединены с выходом первого элемента И, первый вход которогоподключен к выходу второго делителячастоты, а второй вход - к первомувыходу блока выбора перехода, управляющие входы логических коммутаторовгруппы соединены с выходом датчикапсевдослучайных интервалов, первымвходом второго элемента И, входомвторого элемента НЕ, первый выход логических коммутаторов группы соединенс суммирующим входом соответствующегореверсивного счетчика группы, а второй выход - с его вычитающим входом,третьи входы логических коммутаторовгруппы подключены соответственно квходам общего элемента И, выход которого соединен с первым входом блокавыбора перехода, второй и третий входы которого подключены соответственнок первому и второму выходам блокауправления, тактовый вход которогосоединен с тактовым входом устройства непосредственно, а через третийэлемент НЕ - с входами четырех делителей частоты и входом управляемогоделителя частоты, группа управляющихвходов которого подключена к разряд-. ным выходам реверсивного счетчика и входам первой группы блока управления, вхрды второй группы которого соединены с разрядными ныходами первого дополнительного регистра хранения, а 5 входы третьей группы блока управления подключены соответственно к разрядным выходам второго дополнительного регистра хранения, выход первого делителя частоты соединен с вхо О дом генератора псевдослучайной последовательности, выход третьего делителя частоты подключен к первому входу третьего элемента И, нторой вход ко - рого соединен с вторым ныходом блока выбора переключения, а выход - с вторым входом второго элемента И и первым входом четвертого элемента И, второй вход которого подключен к выходу второго элемента НЕ, третий вход чЕтвертого элемента И соединен с третьим выходом блока выбора перехода, суммирующий вход дополнительного реверсивного счетчика подключен к выходу второго элемента И, а вычитающий вход - к выходу четвертого элемента И, выход четвертого делителя частоты соединен с входом датчика псевдослучайных интервалов.Блок управления в этом устройстве содержит два блока сравнения и 30 дна триггера, выходы которых являются соотнетственно первым и вторым выходами блока, а тактовые входы тактовым входом блока управления, счетные входы триггеров соединены 35 соответственно с выходами первого и второго блоков сравнения, входы первой группы которых являются входами первой группы блока управления, а входы второй группы первого бло ка сравнения являются входами второй группы блока управления, входы второй группы второго блока сравнения - входами третьей группы блока управления.Логический коммутатор в этом устройстве содержит блок элементов НЕ, два сумматора, два блока сравнения, три элемента НЕ, элемент ИЛИ, три элемента И, выход переполнения первого сумматора через первый элемент НЕ, а выход переполнения второго сумматора непосредственно соединены соответственно с первым и вторым входами первого элемента И, выход которого подключен к первым входам вто,рого элемента И и элемента ИЛИ, второй вход которого соединен с выходом первого блока сравнения, а выход - с первым входом третьего элемента И, выход второго блока сравнения черезбО второй элемент НЕ подключен к второму входу третьего элемента И, второйвход второго элемента И и третий вход третьего элемента И соединены соответственно с входом и выходом третье-б 5 го элемента НЕ, первые входы обоих сумматоров подключены к соответствующим выходам блока элементов НЕ, входы которого, являющиеся первой группой входов логического коммутатора, соединены с входами первой группы блоков сравнения, входы второй группы второго сумматора, являющиеся входами второй группы логического коммутатора, подключены соотнетственно к входам второй группы первого блокасравнения, входы второй группы первого сумматора соединены с входами второй группы второго блока сравнения, вход третьего элемента НЕ является управляющим входом логического коммутатора, тактовым входом которогоявляется третий вход второго элементаИ, соединенный с четвертым входомтретьего элемента И, выходы второгои третьего элементов И являются соответственно первым и вторым выходами логического коммутатора, третьим выходом которого является выход второго блока сравнения.Блок выбора перехода содержит дваузла выделения переднего фронта, состоящих их последовательно соединенных дифференцирующей цепи и генератора импульсов, элемент ИЛИ, двухтактный К-триггер и элемент НЕ, вход дифференцирующей цепи первого узла выделения переднего фронта соединен с1-входом триггера, являющимся первым входом блока, а К-вход триггера,являющийся вторым входом блока, соединен с входом дифференцирующей цепивторого узла выделения переднего фронта, подключенного выходом генератораимпульсов к первому входу элементаИЛИ, второй вход которого соединен свыходом генератора импульсов первогоузла выделения переднего фронта, авыход элемента ИЛИ подключен к тактоному входу триггера, инверсный выходкоторого является первым, а прямойвторым выходами блока, вход элементаНЕ является третьим входом, а его выход - третьим выходом блока 1 .Однако известное устройство обеспечивает моделирование дискретногорадиоканала путем имитации искаженияфронтов двоичного сигнала путем их псевдослучайных смещений во времени с задаваемым законом плотности распределения вероятностей, причем дисперсия величины смещения фронтов может изменяться, а среднее значение остается неизменным и равно нулю,что снижает функциональные воэможности устройства.Цель изобретенья - расширение функциональных возможностей за счет воспроизведения изменения среднего значения величины смещенИй фронтов двоичного сигнала.Поставленная цель достигается тем,что в устройство для моделированиядискретного радиоканала введены пятый дополнительный делитель частоты, третий и четвертый дискретные элементы задержки, два коммутатора, второй триггер и дополнительный входной каскад, состоящий из двух Р-триггерови двух элементов И, прямой выход первого Р-триггера соединен с Р-входом второго Р-триггера и первым входом первого элемента И, инверсный выход первого Р-триггера подключен к первому входу второго элемента И, прямой выход второго Р-триггера подключен к второму входу второго элемента И, а инверсный выход второго Р-триггера соединен с вторым входом первого элемента И, Р-вход первого Р-триггера является информационным входом устройства, объединенные тактовые входыР-триггеров и третьи входы элементов И соединены с тактовым входом устройО ства, выходы первого и второго элементов И дополнительного входного каскада подключены соответственно к входам третьего и четвертого дискретных элементов задержки, тактовые входы которых через пятый делитель частоты соединены с тактовым входом устройства, выходы третьего и четвертого дискретных элементов задержки соединены соответственно с входами первого и второго коммутаторов, выходы которых соединены соответственно с единичным и нулевым входами второго триггера, выход которого подключен к Р-входу первого Р-триггера входного каскада. 35На чертеже представлена функциональная схема устройства моделирования дискретного радиоканала.Устройство моделирования дискретного радиоканала содержит входной 40 каскад 1, генератор 2 псевдослучайной последовательности, управляемый делитель 3, первую группу 1 элементов И 4, третий элемент НЕ 5, датчик 6 псевдослучайных интервалов, эле мент ИЛИ 7, второй 8 и первый 9 элементы НЕ, первый-четвертый делители 10-13, группу блоков 14 сравнения,первый 14 и последний 14 из которыхимеют соответственно входы минимального 15 и максимального 16 чисел, группу логических коммутаторов 17.с входами констант 18 группу реверсивных счетчиков 19, группу регистров 20 хранения, общий элемент И 21, первый элемент И 22, третий 23, второй 24 и четвертый 25 элементы И, блок 26 выбора перехода, первый и второй дополнительные регистры 27 и 28, блок 29 управления, дополнительныйреверсивный счетчик 30, первый и вто.60рой дискретные элементы 31 и 32задержки, триггер 33, дополнительныйвходной каскад 34, пятый делитель 35,третий и четвертый дискретные элементы 36 и 37 задержки, первый и второй коммутаторы 38 и 39 соответствующими управляющими входами 40 и 41,второй триггер 42, вторую группу элементов И 43,Устройство моделирования дискретного радиоканала работает следующимобразом.На входах 18 х-го логического коммута.тора устанавливают в параллельном коде двоичное число где М - разрядность двоичного числа, подаваемого в параллельном коде на первые .входы блоков 14 сравнения,с выходов разрядов генератора 2 псевдослучайнойпоследовательности;(и) - число логических коммутаторов 17.НерЕд началом работы в реверсивные счетчики 18; и соответствующие им регистры 20; хранения записываются И-разрядные числа М;(2 , посредстМвом которых задается закон распределения средней во времени плотности вероятности временных искажений фронтов посылок, при этом на входах 15 и 16 устанавливаются соответственно числа Мщ, М, и ММ2". Число отвоцов дискретных элементов 31 и 32 задержки, которые могут быть реализованы, например, на регистрах сдвига, равно (2 в). Частота Г импульсов, подаваемых на тактовые входы входных каскадов 1 и 34, блока 29 управления и делителя 35 непосредственно и на входы делителей 10-13 управляемого делителя 3 через элемент НЕ 5, должна удовлетворять следующему требованию: Уп В, где В - скорость передачи информации в Водах.Входной каскад 1 формирует импульсы, совпадающие во времени с фронтами посылок дискретной информации, поступающей на его вход, пропуская на первый выход импульс из последовательности Г, следующий непосредственно за положительным фронтом, а на второй выход - за отрицательным фронтом.Входной каскад 34 работает аналогично входному каскаду 1. Импульсы переднего и заднего фронтов с выходов входного каскада 34 поступают соответственно на входы дискретных линий 36 и 37 задержки, с одного из отводов которых через соответствующий коммутатор 38 или 39 поступает соответственно на первый и второй входы триггера 42. Номер отвода, т.е, величина задержки импульса переднего и заднего фронтов, определяется соответственно значением кодов на вхо,дах 40 и 41. Маг изменения величи 1084828ны задержки определяется значением частоты на выходе делителя 35. Таким образом, на выходе триггера 42 присутствует двоичный сигнал, отличающийся от входного тем, что его фронты смещены во времени на постоян ную величину относительно первоначального положения,Импульсы Фронтов с выхода элемента ИЛИ 7 поступают на считывающие входы блоков 14 сравнения. Импульс 10 Фронта проходит на выход блока 14 в случае, если текущее значениеБ-разрядного числа на выходах разрядов генератора 2 псевдослучайных последовательностей лежит в интервале 15 Мн сщ с М/, на выход 1-го блока 14 сравнения - если М;,сл с 1;, на выход последнего блока 14 и - еслиМи./-п 1) - М . В случае использования в качестве генератора.2 псевдослучайных последовательностей регистра сдвига с сумматором по модулю два в цепи обратной связи, обладающего тем свойством, что генерируемые им числа щ, равномерно распределены25 на интервале (О, 2" - 1) (генератор М-последовательностей с числом разрядов, большим Б) , частость появления импульса фронта на выходе1-го блока 14; сравнения равна30(для блоков 14/ и 14 н - соответственно 35йМ ь 1/и " МЦ- /"И 1н2Импульс на втором выходе входного каскада 1 открывает по первому 40 входу те элементы И 4, выходы которых подключены к входам дискретной линии 31 задержки. Импульс с выхода блока 14 сравнения поступает на второй вход элемента И 4 (И 43), вы ход которого подключен к и-му входу линии 31 или 32 задержки, импульс с выхода блока 14; сравнения поступает на вторые входы элементов И 4 ( И 43), выходы которых соединены с (и -1 +1) -м и (и+1 -1)-м входами линий 31 и 32 задержки. На третьи входы элементов И 4 ( И 43), выходы которых соединены с входами линий задержек от (и)-го до 1-го, поступает сигнал с выхода генератора 2 псевдослучайных последовательностей непосредственно, а выходы которых соединены с входами от (и+1)-го до (2 и)-го - через эле-.мент НЕ 9. Так как появление единичного и нулевого сигналов на выходе 60 генератора 2 равновероятно (свойство генератора М-последовательности), то импульсы отрицательных фронтов посылок равновероятно могут поступать на (и+1 )-й и (и+1-1)-й входы линии6 31 задержки, а импульсы положительных Фронтов - на линии 32 задержки.Таким образом, частости задержки импульсов Фронта на величиныт+.: 1 и+(1-1) и Т = - и - (1 - 1)1 равны между собой, т.е. задержки фронта симметричных относительно веиличины Т = - , а сама Частость за/держек Т; , Т; равнаМ л - М 1.1нТак как импульсы с линии 31 задержки поступают на вход установки"0" триггера 33, а импульсы с выходалинии 32 задержки - на вход установки "1", то с прямого выхода триггера33 снимается двоичный сигнал, отличающийся от исходного тем, что Фронты искажены во времени псевдослучайным образом по заданному закону распределения плотности вероятности этихискажений через числа М.Предлагаемое устройство обеспечивает моделирование по вторичным характеристикам гауссовского каналасвязи, причем если М,и;О, а Мн,Ф 2то некоторые импульс Фронтов не будут поступать на линии 31 и 32 задержки, что соответствует в реальном канале связи ошибочному приему посылкииз-за ее полной инверсии.Изменение среднего закона распределения временных искажений фронтов,т.е. имитация "замираний" сигнала вкоротковолновом радиоканале, реализуется путем изменения двоичных чиселМ;, находящихся в соответствующихреверсивных счетчиках 18 .Осуществляется это следующим образом.Импульсы с выхода делителя 11 через элемент И 22 поступают на тактовые входы логических коммутаторов 17.Если текущее значение числа М на 4,ходящегося в реверсивном счетчике 18 /удовлетворяет условию К, ( М;М;х(М; - число в регистре 20; хранения),то импульсы, присутствующие на тактовом входе логического коммутатора17;, проходят на его первый или второй выход, т,е. на суммирующий иливычитаю"ий вход реверсивного счетчика 18;, в зависимости от того единичный или нулевой сигнал присутствуетна управляющих входах логических коммутаторов 17, куда он поступает с выхода датчика б псевдослучайных интервалов. В случае К = М и нулевомФсигнале на выходе генератора 2 и ММ;, и единичном сигнале на выходе датчика б импульсы с тактового входа логического коммутатора 17 на входы реверсивного счетчика 18 не проходят,т.е. число М; имеет воэможность из 1084828 10меняться только в пределах КсК с М, В случае К = М появление импульсов считывания на выходахвсех блоков 14 сравнения равновероятно, что соответствует присутствию в канале только шума. В случае У; = М, на третьем выходе логического коммутатора 17 формируется единичный сигнал, который поступает на соответствующий входобщего элемента И 21.При наличии единичных потенциалов на всех входах элемента И 21 сигнал с его выхода поступает на первый вход блока 26 выбора перехода. На второй вход блока 26 поступает единичный сигнал с первого выхода блока 29 управления в случае равенства числа в реверсивном счетчике 30, равного текущему коэффициенту деления управляемого делителя 3, числу в регистре 27, равному максимально возможному коэффициенту деления делителя 3, На третий вход блока 26 поступает единичный сигнал с второго выхода блока 29 управления в случае равенства числа в реверсивном счетчике 30 числу в регистре 28, равному минимально возможному коэффициенту деления делителя 3, На третьем выходе блока 26 выбора перехода присутствует единичный сигнал при нулевом сигнале на его втором входе (коэффициент деления делителя 3 максимален).Таким образом, сигнал с выхода элемента И 21 устанавливает на первом входе блока 26 нулевой потенциал, на втором - единичный. При этом элемент И 22 закрывается по второму входу, а элемент И 23 открывается, и импульсы с выхода делителя 12 начинают поступать на первые входы элементов И 24 и 25. При единичном сигнале на выходе датчика 6 псевдослуча йных интервалов эти импульсы проходят на вьтчитающий вход реверсивного счетчика 30, а при нулевом - на суммирующий. Таким образом, при единичном сигнале на выходе датчика 6 частота на выходе делителя 3 увеличивается, а при отрицательном - уменьшается.При увеличении частотына тактовы входах линий 31 и 32 задержек абсолютные временные интервалы между моментом первоначального положения фро нта (на выходах каскада 1) и моментом .реального положения этого фронта уменьшаются, так как величинаТ = - п ф (1 - 1) обратно пропорциональна Г, В этомслучае уменьшается дисперсия временных искажений фронтов, что соответствует увеличению отношения сигнал/шум50 55 60 10-13 не совпадали во времени, чем обеспечивается устойчивость работы комбинационных схем устройства.Таким образом, предлагаемое устройство позволяет с достаточной степенью адекватности моделировать дискретный радиоканал связи с "преобладаниями" и "замираниями".Предлагаемое устройство имеет широкие функциональные возможности,что позволяет моделировать по вторичным характеристикам несимметричный дискретный радиоканал связи с 1 преобладаниями"Это, в свою очередь, расширяет класс задач, решаемых с помощью предлагаемого устройства, и повью ает эффективность проверки и контроля аппаратуры приема и регистрации дискретных сообщений. Ло достижении коэффициентом деления делителя 3, зафиксированно в реверсивном счетчике 30, минимальногозначения элемент И 25 закрывается потретьему входу, что предотвращаетдальнейшее его уменьшение, По достижении коэффициентом деления максима- .льного значения и появлении единичного сигнала на первом входе блока 26элемент И 22 открывается, а элемент10 И 23 закрывается по второму входу.Таким образом, при единичном сигнале на выходе датчика 6, т,е. приувеличении отношения сигнал/шум,сначала увеличиваются чис .а М в реверсивных счетчиках 18 (И-э И; ), апри У = Р( начинает увеличиватьсячастота 1 на тактовых входах линий31 и 32 задержки, что приводит к уме..ньшению дисперсии временных искажений. при нулевом сигнале на выходедатчика 6 сначала уменьшается частота. , а затем (Р, - К ). Такимр 4 Кобразом, осуществляется имитация"замираний" в коротковолновом радиоканале. Коэффициент деления делителя10 устанавливается таким образом,чтобы частота на его выходе была меньше скорости информации.Так как частота импульсов на выходе делителя 11 определяет значениеМ глубины замираний при изменении Ма частота импульсов на выходе делйтеля 12 - значение глубины замиранийпри изменении Г, то. коэффициенты деления этих делителей подбираются та 35 ким образом, чтобы эти значения былиравны,Коэффициент деления делителя 13выбирается таким образом, чтобы средний период смены полярности сигнала40 на выходе датчика 6 псевдослучайныхинтервалов, определяемый частотой импульсов на вь 1 ходе делителя 13, равнялся выбранному периоду "замираний" в канале связи. Элемент НЕ 5 необходим Для того, чтобы Импульсы с выхоцов входного каскада 1 и делителей