Преобразователь постоянного напряжения в многоступенчатое квазисинусоидальное

(22) Заявлено 12.02;81(21) 3245277/24-07 (31) М.КЛ.з с присоединением заявки Йо(23) ПриоритетРОпубликовано 2301.83. Бюллетень йо 3 Н 02 И 7/48 Государственный комитет СССР но делам изобретений и открытий.572 (0888) Дата опубликования описания 23.01.83 В .И. Сенько, В.С. Смирнов, Ю.К. Торопчинов Ь;Ри В,а. Скариепа та, СЗ".,.еу.адКпеаскиа ордена Ленина политехнический ин 4 тут.:;," "/им, 50-летия Великой Октябрьской социалистическейреволюцийа 72) Авторыизобретения(54) ПРЕОБРАЗОВАТЕЛЬ ПОСТОЯННОГО НАПРЯЖЕНИЯ В МНОГОСТУПЕНЧАТОЕ КВАЗИСИНУСОИДАЛЬНОЕ Изобретение относится к электротехнике, в частности к преобразовательной технике, и может быть использовано в преобразовательных установ" ках (ПЗУ) с квазисинусоидальным вы 5 ходным напряжением для стабнлизирован ного 1 прецизионного электропривода.По основному авт. св. Р 905962 известно устройство, содержащее суммирующий и инверторный блоки с управляемыми ключевыми элементами, по.следовательно соединенные измерительный выпрямитель, аналого-цифровой блок, цифровой сумматоо-вычитатель и блок управления суммирунзцим бло- р 5 ком, выходы которого соединены с управляющими входами .инверторного блока и вторыми входами цифрового сумматора-вычитателя (1).К недостаткам укаэанной схемы следует о нести то, что на ее выходе обеспечивается стабильное, но не регулируемое напряжение. Величинавыходного напряжения однозначно определяется кодом, вырабатываеьйм блоком управления, Этот код жестко записан в ПЗУ и однозначно определяет амплитуду и форму выходного на пряжения. В целом же ряде устройств, и в первую очередь в злектроприводер возникает необходимость,регулирования амплитуды напряжения, что за" труднительно при использовании дакной схенв.Целью изобретения является регулирование выходного напряжения при его повышенном качестве.Поставленная цель достигается тем, что преобразователь постоянного напряжения в многоступенчатое квазисинусоидальное, содержащий последовательно соединенные суммирующий и инверторный блоки с управляенхями ключевыми элементами, последователь" но соединенные измерительный выпрямитель, входом подключенный к выходу инверторного блока, аналого-цнфровой блок и цифровой сумматор- вычитатель, выходы которого связаны с управляющими входами соответствующих ключевых элементов суммирующего блока, причем суммирукхций блок выполнен в виде последовательно соединенных по выходу силовых ячеек, каждая из которых представляет собой замкнутую цепь из последовательно включенных источника напряжения и двух ключевых элементов, силовые электроды одного из которых образуют выходы ячейки, снабжен сдвигающим блокам,выполнен 991564ным, например, в виде сдвигающего регистра с входами параллельной и последовательной записи, а также за" датчиком уровня выходного напряжения причем входы параллельной записи сдвигающего блока поразрядно соединены с выходами блока управления ключевыми элементами, к его входупоследовательной записи подключен выход задатчика уровня выходного напряжения, а выходы этого блока поразряд. 10но соединены со вторыми входами цифрового сумматора-вычитателя.На фиг. 1 представлена функциональная блок-схема преобразователя; на фиг. 2 - пример реализации блока управления; на фиг. 3 - пример выполнения схемы сравнения кодов; на фиг. 4 - пример реализации цифрового сумматора-вычитателя; на фиг. 5 пример реализации сдвигающего блока.функциональная блок-схема преобра. зователя (фиг. 1) содержит блок 1 управления, один из выходов которого связан с управляющими входами инверторного блока 2, силовой суммирующий блок 3, выход которого соединен с силовым входом инвертора 2, последовательно соединенные выпрямитель 4, аналого-цифровой блок 5 и цифровой сумматор-вычитатель б, вторые входы которого соединены с выходами сдвигающего блока 7, а выходы - со входами силового суммирующего блока 3, причем вход выпрямителя 4 соединен с выходом инвертора 2, а входы сдвигающего блока 7 - с выходами блока 1 З 5 управления, Регулирующим входом служит вход последовательной записи. Выход инвертора 2 является выходом преобразователя.На цифровом выходе Х блока 1 уп равления формируется двоичный параллельный многоразрядный код, в любой момент времени соответствующий величине аппроксимированной синусоиды.На цифровом выходе Е сдвигающего устройства 7 формируется двоичный парал лельный многоразрядный код, сдзинутый по отношению к коду числа Х на число разрядов, равное регулирующему воздействию 8, что равнозначно делению числа Х на 2 ф, где 8- целое число, равное 1,2. и.Преобразователь работает следующимобразом.Квазинусоидальное напряжение с выхода инвертора 2 после выпрямления схемой 4 поступает на вход аналого-цифрового блока 5, где преобразуется в двоичный многоразрядный код . Кодсоответствует величине реального выходного напряжения, Од.новременно на выходе блока 1 управления формируется двоичный многоразрядный код Х, который сдвигающимблоком 7 делится на величину, крат" ную 2, т.е. 1,2,4,8 и т.д. Так, на пример, если 8 .1, Х=Е, если Ю:2, Х = Е/2 и т.д. Таким образом, на выходе сдвигающего блока 7 формируется код числа, определяющий амплитуду выходного напряжения, причем. величину этого напряжения можно легко изменять в соответствии с законом 2-" . Действительно, коды чисел У и Е поступают на входы цифрового сумматоравычитателя б, который реализует опе 2 Храцию 2 Е-У или -- ,уНа его выходе формируется код, управляющий ключевыми элементами сум.мирующего блока . Например, при увеличении питающего напряжения, т.е при увеличении выходного напряжения, кодпревысит,код Е на величину )-Е.Таким образом, для поддержания выходного напряжения неизменным и соответствующим величине Е необходимо из кода Е вычесть У-Е, т.е.Е - (-Е) =2 Е-.При уменьшении выходного напряжения код У будет меньше кода 2 на величину Е-, т.е. для стабилизации необходимо к коду Е прибавить Е Е+ ( Е- ) =2 Е-Таким образом, цифровой сумматорвычитатель, реализующий операцию Е+Е-=2 Е-У, будучи установленным в цепи отрицательной обратной связи, обеспечивает стабилизацию выходного напряжения заданного кодом числа Е, а код числа Е под воздействием регулирующего параметра В может изменяться в кратное 2"раз, т.е., изменяя 9, можно регулировать величину выходного напряжения ступенчато в 2 " раз.Для более ясного представления о работе преобразователя целесообразно рассмотреть работу блока 1 управления (фиг. 2).Блок 1 управления осуществляет формирование сигналов управления работой силовых ключеЙ суммирующего блока 3 и инвертора 2 в виде двоичного параллельного многоразрядного кода. Блок управления включает задающий генератор 8, счетчик 9 длительностиступеней, постоянное запоминающее устройство (ПЗУ) 10, реверсивный счетчик 11 управления ключами сумматора, триггер 12 управления реверсивным счетчиком, триггер 13 управления работой инвертора, схему 14 сравнения кодов, а также схемы И, ИЛИ, НЕ, необходимые для функционирования блока управления. ПЗУ 10 содержит числа, записанные в двоичном коде которые соответствуют длительностям ступеней выходного квазисинусоидального напряжения,Работу схемы удобнее рассматривать, начиная с момента времени, когда в счетчиках 9 и 11 записаны9915 б 4 нули, а триггер 12 находится в состоянии ф 1 ф. При этом на выходе ПЗУустановлен код, выбираемый по адресуО и соответствующий длительностинулевой ступени. С выхода генератора на счетный вход счетчика 9 непре-рывно поступают импульсы опорной частоты. При наборе в счетчике 9 кода(А, Во А,В,щ - фиг. 3), соответствующего длительности первой ступени, сигнал с выхода схемы 14 сравнения кодов через открытую схему 15совпадения поступает на суммирующий,вход реверсивного счетчика 11 . Приэтом изменяется его состояние на еди.ницу. Кроме того, обнуляется счетчик 159; Изменение состояния счетчика 11вызывает изменение информации на выходе ПЗУ, которая теперь соответствует длительности первой ступени, атакже вызывает включение источника Ц 20в сумматоре 3.Счетчик 9 длительности ступенейповторно заполняется импульсами генератора 8 до момента, пока не произойдет набор кода, соответствующего 25длительности первой ступени, поступающего с ПЗУ,Аналогичным образом происходит.формирование управляющего кода ре. версивного счетчика 11 для всех по"следующих ступеней первой четвертипериода, за исключением верхней ступени. В ПЗУ записывается число, соответствующее половине длительностиверхней ступени. При наборе этогокода в счетчике 9 импульс со схемы14 сравнения переполняет реверсивныйсчетчик 11 (его состояние обнуляется).Импульс переполнения счетчика 11 свыхода -Рф опрокидывает триггер12 и задним фронтом через сборку 1 б 40вычитает единицу из счетчика. Такимобразом, после формирования первойполовины верхней ступени выход схеьщсравнения оказывается подключеннымк вычитающему входу счетчика 11, а. 45его состояние - 1111, т.е. с выхода ПЗУ подается код, соответствующий длительности половины верхнейступени,При наборе в счетчике 9 кода, со(ответствующего половине верхней ступени, импульс с выхода схемы 14 сравнения поступает на вычитающий входсчетчика 11 и уменьшает его состояние на единицу и т,д. 55 6На фиг. 4 представлен пример схемной реализации цифрового сумматоравычитателя б. Для выполнения операции 22-У код 2 подается (в виде сигналов Е 2, 2,24 - фиг 4) на входы схемы со сдвигом влево на один разряд, что соответствует умножению кода Е на два, а код 7 поступает на входы сумматоров с инверсией ( , У У Ц - фиг. 4),что соответствует вычитанию кода У. При этом на один из входов сумматора младшего разряда необходимо подавать сигнал логической ф 1Сдвигающий блок 7 может быть выполнен либо в виде сдвигающего регистра, на вход параллельной записи которого в параллельном коде поступает управляющий код с выхода счетчика 11 (фиг. 2) и сдвигается на число разрядов, задаваемое сигналом управления 6, подаваемым на сдвигающий вход, либо в любой другой реализации.В этом случае сдвигающий блок включает счетчик 17, аналогичный счетчику 11 (фиг. 2), и такую же схему управления на логических элементах 18- 21. Входами этой схемы служат логические входы а,б,в,г соответствующих точек блока управления (фиг2).Сдвиг"управляющего сигнала на число разрядов соответствующее сигналу управления В, осуществляется за счет деления частоты импульсов сигнала а на линейке триггеров 22, Этот сигнал преобразуется в последовательности импульсов с частотой 2 Хо, 2 О,2 1 и через логические схемы совпадения и сборку ИЛИ поступает на управление счетчика 1 б в виде а . В зависимости от значения 9, которое также может принимать значение 2 , 22 частота а соответственно уменьшается в Р, 2"2 раз. А это равнозначно сдвигу управляющего сигнала на такое же число разрядов.Предлагаемое устройство практичес" ки не требует времени на преобразование кода управляющего сигнала, в то время как введение сдвигающего регистра требует синхронизирующих им-. пульсов, генератора и время о начале для записи параллельного кода, а затем для его сдвига.Технико-экономический эффект от использования предлагаемого устройПри переходе счетчика 11 через фО прои ходит опрокидывание триггеров 12 и 13 и аналогично формируется отрицательная полуволна выходного напряжения. Триггер 13 предназначен для управления работой ключей инвертора 2.На фиг, 3 представлен вариант исполнения схемы сравнения кодов раэ 60 рядностью М с поразрядным сравнением. 65 ства состоит в следующем, Использование новых блоков и связей выгодноотличает предлагаемый преобразователь от известного, так как обеспечивает воэможность регулированиявыходного напряжения при его повышенном качестве . Дня ступенчатого изменения выход"ного напряжения достаточно изменитькод величины этого напряжения и прак991564 формула изобретения тически мгновенно измень 1 ся амплиту.да выходного напряжения. Такое регулирование играет существенную роль в целом ряде устройств высокоточного малоинерционного регулируемого электропривода, Задание управляющего кода в цифровом виде сохраняет высокуюточность системы и существенно упрощает ее связь с ЭВМ при работе электропривода в цифровых системах, Введение сдвигающего блока не вносит 10 инерционности в систему автоматического регулирования и не влияет на его структурную устойчивость. Следует подчеркнуть простоту схемотехнической реализации предлагаемого пре образователя, а также возможность получения любой заданной формы выходного напряжения (включая постоянное) за счет, наличия ПЗУ в блоке управления. 20При использовании преобразователя для питания синхронного микродви" гателя типа ДСПпри регулировании .частоты от,25 Гц до 400 Гц и при наличии четырех суммирующих клю- щ 5 чей в суммирующем блоке коэффициент гармоник выходного напряжения поддерживался постоянным в установившемся переходном и пусковом режимах и составлял 2,5.Указанные преимущества позволяют использовать предлагаемое устройство 8в прецизионном эЛект роп риводе, а также в качестве исполнительных органов- АСУ. Преобразователь постоянного напряжения в многоступенчатое квазисинусоидальное по авт. св. СССР Р 905962, о т л и ч а ю щ и й с я тем, что, с целью расширения его функциональных возможностей за счет обеспечения регулирования при его повышенном качестве, он снабжен сдвигающим блоком, выполненным, например, в виде сдвигающего регистра, с входами параллельной и последовательной записи, а также задатчиком уровня выходного напряжения, причем входы параллельной записи сдвигающего блока поразрядно соединены с выходами блока управления ключевыми элементами, к его входу последовательной записи подключен выход задатчика уровня выходного напряжения, а выходы этого блока поразрядно соединены с вторыми входами цифрового сумматора-вычитателя. Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР 9 905962, кл. Н 02 М 7/48, 1980.991564 Составитель Г, Мыцыкактор Н. Пушненкова Техред Т,Маточка Корректор М. Демчи Заказ 160 30 иал ППППатент, г. Ужгород, ул. Проектная, 4 Тираж 685ИПИ Государственного ко делам изобретений иМосква, Ж, Раушск Подпимитета СССРткрытийя наб., д. 4/5