Устройство для сопряжения

0 П И С А Н И Е (п)964622ИЗЬБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик(5 )М. Кл. 6 06 Г 3/Ой 3 Ъеударатеенный комитет СССР нв делам изобретений и открытийДата опубликования описания 07 10.82(5 Й) УСТРОЙСТВО ДЯЯ СОПРЯЖЕНИЯ 1Изобретение относится к вычислительной технике и может быть использовано для построения системы обмена информацией между различными устройствами вычислительных комплексов.5Известны устройства, выполняющие Функции сопряжения между несколькими процессорами, устройствами ввода-вывода и содержащие блоки согласования, периферийные процессоры, перек" рестную коммутационную матрицу и периферийные запоминающие устрой-, ства 11 .Недостатком известных устройств является их сложность и большие аппаратурные затраты.Наиболее близким к изобретению по технической сущности является устройство для сопряжения, содержа" 2 о щее две группы блоков согласования интерфейсов, узел настройки, содержащий блок управления и блоки приь притетов, а также матрицу коммути 2рующих элементов, причем первые вход и выход каждого блока согласования интерфейсов соединены с соответствующими информационными входами и выходами устройства, вторые входы и выходы 1-го (1=1,М) блока согласования интерфейсов первой группы и вторые вход и выход -го (1=Г,Й) блока согласования интерфейсов второй группы соединены соответственно с первыми выходами и входами и вторы ми выходами и входами коммутирующего элемента 1-ой строки и 1-го столбца матрицы, управляющие вход и выход которого подключены соответственно к 1-м управляющим выходу и входу из 1-ой группы блоков приоритета узла настройки,Кроме того, коммутирующий элемент содержит регистр адреса, схему срав нения, триггер запроса, триггер раз" решения, два элемента И и Формирователь управляющих сигналов, причем выход регистра адреса соединен с пер.3 96 ч 62 вым входам схемы сравнения, выход которой подключен к первому входу триггера запроса, выход триггера запроса соединен с управляющим выходом коммутирующего элемента и первым входом Формирователя управляющих сигналов, второй вход которого подключен к выходу триггера разрешения, первый выход Формирователя управляющих сигналов подключен к управляющим 1 о входам элементов И, выход первого элемента И связан с первым выходом коммутирующего элемента, управляющий вход которого подключен к первому входу триггера разрешения, выход 15 второго эгемента И соединен с.третьим входом Формирователя управляющих сигналов и вторым входом коммутирующего элемента, второй вход которого подключен к второму входу схемы срав- рр нения, входу первого элемента И и четвертому входу формирователя управляющих сигналов, вход второго элемента И подключен к первому входу коммутирующего элемента, вторые входы 25 триггера запроса и триггера разрешения покдлюцены к второму выходу формирователя управляющих сигналов,В указанном устройстве обмен информацией между, например, вычислительными машинами (ВМ ) и внешними абонентами (ВА ) производитвя через устройство сопряжения по интерфейсу обеспечивающему передачу информационных и управляющих сигналов от ВМ к ВА и от ВА к ВМ по раздельным линиям.Интерфейс ВМ проходит по столбцам а интерфейс ВА по строкам матрицыкоммутирующих элементов. В точках пересечения строк и столбцов установ-лены коммутирующие элементы, осуществляющие связь потоков информации менду ВМ и ВА. При этом для того, чтобы в каждый момент времени в линии интерфейса работал только один коммутирующий блок, узел настройки открывает в строке соответствующие коммутирующие элементы так, что любой ВА на данном времени может быть подключен только к одной ВМ. Этот ин-50 тервал времени может оставлять время, необходимое на передачу только байта информации или некоторого массива информации, то есть обмен информацией между ВМ и ВА может производиться как55 в мультиплексном, так и в монопольном режиме, Точно также к одной ВМ мо" гут быть подключены все имеющиеся ВА, для этого в каждой строке открывает; 2 4ся коммутирующий блок, принадлежавший выбранному столбцу 2).Недостатком этого устройства являются большие аппаратурные затраты и слонность его структуры, обусловленная наличием узла настройки и фор" мирователя управляющих сигналов в коммутирующих элементах, а также низкая надежность, связанная с тем, цто управление матрицей коммутирующих элементов сосредоточено в одном узле настройки, вследствие чего отказ узла настройки, особенно его блока управления, может привести к отказу всего устройства.Цель изобретения - сокращение аппаратурных затрат и повышение надежности устройства.Поставленная цель достигается тем, что в устройство, содержащее две группы блоков согласования интерфейсов и матрицу коммутирующих узлов, каждый из которых включает регистр адреса, входом соединенный с первым входом схемы сравнения, второй вход которой подклочен к первому входу первого элемента И, второй элемент И и триггер запроса; причем первые и вторые входы и выходы каждого блока согласования интерфейсов соединены с соответствующими информационными и управляющими входами и выходами устройства, третьи выход и вход -го (1=1,М) блока согласования интерфейсов первой группы и третьи выход и вход )-го =1,й) блока согласования интерфейсов второй группы соединены соответственно с первым входом второго элемента И, выходом и входом первого элемента И и выходом второго элемента И коммутирующего узла -й строки и -го столбца матрицы, единичный выход триггера запроса которого подключен к четвертому входу )-го блока согласования интерфейсов второй группы, в каждый коммутирующий узел введены два, элемента НЕ и три элемента И, причем в каждом коммутирующем узле выход схемы сравнения соединен с первым входом третьего элемента И, выход которого соединен с единичным входом триггера запроса, единичный выход которого соединен с первым входом четвертого элемента И, нулевой выход триггера запроса соединен с первым входом пятого элемента И, выход которого соединен через первый элемент НЕ с вторым входом тре22 6ную для выдачи из ВМ сигнала выборки коммутирующего узла 2 для управления матрицей.)Линия, соединенная с вторым выходом блока 1 согласования интерфейсов второй группы, представляет собой управляющую шину, предназначенную для выдачи в ВМ сигнала го"товности для установления связи потоков информации между ВМ и ВА извыбранного коммутирующего узла 2.Линии, соединенные с первым выходом и первым входом блока 1 согласования интерфейсов первой группы,представляют собой совокупность ин-формационных и управляющих шин, числокоторых определяется форматом вводимой и выводимой информации и осо"бенностями по управлению соответствующими ВА,Линия, соединенная с вторым входом блока 1 согласования интерфейсовпервой группы, представляет собойуправляющую шину, предназначеннуюдля приема сигнала разрешения от ВА,Линия, соединенная с вторым выходом блока 1 согласования интерфейсов первой группы, представляет собой управляющую шину, предназначенную для выдачи сигнала запроса к ВА,Регистр 3 коммутирующего узла2 служит для хранения его постоянного адреса, схема 4 сравнения служитдля сравнения адреса с выхода регистра 3 адреса с кодом адреса, поступающего по информационным линиям навторой вход схемы 4 сравнения.Триггер 6 запроса предназначендля запоминания сигнала запроса, а также для выдачи сигнала запроса на соответствующий ВА черезблок 1.Элементы И 11 и 12, служат длякоммутации потоков информации междуВМ .и ВА в обоих направлениях,Устройство работает следующимобразом.Обмен информацией, например между1-й ВМ и 1-м ВА через блоки 1, начинается с выдачи -й ВМ адреса ком"мутирующего узла 2 и управляющегосигнала выборки, которые воспринимаются всеми коммутирующими узлами2 1-го столбца матрицы. При этомкод адреса сравнивается с содержимым регистра 3 на схеме 4 сравнения,При сравнении адресов в одном изкоммутирующих узлов 2 -го столбцаматрицы на выходе схемы 4 сравне 5 9646 тьего элемента И, третий вход последнего соединен через второй элемент НЕ с нулевым входом триггера запроса, выход четвертого элемента И соединен с вторыми входами первого и з второго элементов И, третий вход третьего элемента И и выход четвертого элемента И коммутирующего узла 1-й строки и 1-го столбца матрицы подключены соответственно к цетвертым Е выходу и входу 1-го блока согласования интерфейсов второй группы, выход пятого элемента И коммутирующего узла -й строки и )-го столбца матрицы подключен к второму входу 15 пятого элемента И коммутирующего узла 1-й строки и )-1-го столбца матрицы, четвертый выход 1-го блока, согласования интерфейсов первой груп-.Гпы соединен со вторым входом пятого 20 элемента И коммутирующего узла 1-й строки и М-го столбца матрицы.На фиг, 1 представлена блок-схема устройства; на фиг. 2 -Функциональная схема коммутирующего узла. 2Устройство содержит фиг. 1) блоки 1.согласования интерфейсов первой и второй групп и коммутирующие узлы (элементы ) 2 матрицы, каждый из которых состоит (фиг.2 ) из регистра 3 зр адреса, схемы 4 сравнения, третьего элемента И 5, триггеров 6 запроса, второго и третьего элементов И 7 и 8, элементов НЕ 9 и 10, первого и второго элементов И 11 и 12.волоки 1 согласования интерфейса представляют собой совокупность Формирователей, приемников и передатчиков, число которых определяется числом информационных и управляющих линий, необходимых для связи с соответствующим,например, вычислительными. машинами (ВМ) и внешними абонентами (ВА).Линии, соединенные с первым входом блока 1 согласования интерфейсов второй группы, представляют собой совокупность информационных и управляющих шин, число которых определяетея форматом информации, выдаваемой из ВМ, особенностями соответствующей ВМ по управлению ВА, причем информационные шины предназначены .для передачи адреса коммутирующего узла 2 и данных от ВМ к ВА.Линии, соединенные с первым выхо." дом блока 1 согласования интерфейсов второй группы, представляот собой управляющую шину, предназнацен20 После окончания обмена ВМ снимает сигнал выборки, что приводит к Формированию в выбранном комму.ния устанавливается сигнал поступающий на первый вход элемента И 5,ьна третий вход которого подаетсясигнал выборки. При наличии сигналана втором выходе элемента И 5 выра- ббатывается сигнал для установки триггера 6 в единичное состояние, сигналс единичного выхода которого выдается в 1-й блок 1 и далее к 1-муВА. В случае несравнения адресовили же при их сравнении, но отсутствии сигнала на втором входе элемента И 5, триггер 6 в единичное состояние не устанавливается. Этовозможно, если произошло сравнениеадресов в коммутирующем узле 2, расположенном на пересечении 1-го столбцаи 1-й строки матрицы, но в момент сравнения 1-й ВА осуществляет обмен с другой ВМ,В ответ на сигнал запроса ВА выдает сигнал разрешения, который пройдя через соответствующий блок, последовательно проходит есе коммути"рующие узлы 2 1-й строки матрицы, 2%опрашивая в каждом из них триггеры6 аапроса.Если триггер 6, например, в коммутирующем узле элемента 2, находится в единичном состоянии по приходе ЭЕразрешающего сигнала, то Формируется сигнал на выходе элемента И 7,который открывает элементы И 11 и12 для обмена информацией между заданными ВМ и ВА и разрешает выдачуе ВМ сигнала готовности с выходаэлемента И 7. По сигналу готовностиВМ начинает обмен информацией с ВА.Сигналы на управляющих линиях выборки,. запроса, разрешения и готовностиостаются в течение всего времени обмена. Если триггер 6 запроса находится в нулевом состоянии, то Формируется сигнал опроса следующего коммутирующего узла 2, на выходе элемента И 8, который через элементНЕ 10 закрывает при этом элементИ 5, Таким образом, приоритет коммутирующих узлов 2 определяется ихместоположением в данной строке относительно блока 1, причем, чем ближе в строке матрицы коммутирующийузел 2 расположен к блоку 1, тем вышеего приоритет, а следовательно, иприоритет соответствующей ВМ,55 тирующем узле 2 сигнала сброса в нулевое состояние триггера 6.После сброса триггера 6 в выбранном коммутирующем узле 2 снимается сигнал линии запроса, что приводит к снятию сигнала разрешения ВА, Отсутствие сигнала разрешения от ВА приводит. к закрыванию элементов И 11 и 12 для обмена информацией и снятию сигнала готовности.В случае обращений к 1-му ВА нескольких ВМ одновременно, за счет последовательного прохождения сигнала разрешения будет осуществляться последовательное их подключение к 1-му ВА.Таким образом, устройство при сни женных аппаратурных затратах позволяет осуществлять обмен между сопрягаемыми вычислительными машинами и периферийными устройствами. Формула изобретенияУстройство для сопряжения, содерщаее две группы блоков согласования интерфейсов и матрицу коммутирующих узлов, каждый из которых включает регистр адреса, выходом соединенный с первым входом схемы сравнения, второй вход которой подключен к первому входу первого элемента И, второй элемент И и триггер запроса, причем первые и вторые входы и выходы каждого блока согласования интерфейсов соединены с соответствующими информационными и упраеляющими входами и выходами устройства, третьи выход и вход 1-го (1=1,М) блока согласования интерфейсов первой группы, третьи выход и вход 1-го (1=1,К) блока согласования интерфейсов второй группы соеди нены соответственно с первым входом второго элемента И, выходом и входом первого элемента И и выходом второго элемента И коммутирующего узла 1-й строки и 1-го столбца матрицы, единичный выход триггера запроса которого подключен к четвертому входу 1-го блока согласования интерфейсов второй группы, о тл и ч а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат, в каждый коммутирующий узел матрицы устройства введены два элемента НЕ и три элемента И, причем в каждом коммутирующем узле выход схе96мы сравнения соединен с первым входом третьего элемента И, выход которого соединен с единичным входом триггера запроса единичный выход которого соединен с первым входом четвертого элемента И, нулевой выход триггера запроса соединен с первым входом пятого элемента И, выход которого соединен через первый элемент НЕ с вторым входом третьего элемента И, третий вход последнего соединен через второй элемент НЕ с нулевым входом триггера запроса, выход четвертого элемента И соединен с вторыми входами первого и второго элементов И, третий вход третьего элемента И и выход четвертого элемента И коммутирующего узла -й строки и )-го столбца матрицы подключены соответственно к четвертым 4622 10входу и выходу -го блока согласования интерфейсов второй группы,выход пятого элемента И коммутирующего узла -й строки и 1-го столбца5 матрицы подключен к второму входупятого элемента И коммутирующего узла -й строки и "1-го столбца матрицы, четвертый выход 1-го блокасогласования интерФейсов первой груп 1 О пы соединен с вторым входом пятогоэлемента И коммутирующего узла-й строки и й-го столбца матрицы.Источники информации,принятые во внимание при экспертизе15 1. Мультипроцессорные системы ипараллельные вычисления. М., фМир",1976, гл.1,2, Авторское свидетельство СССРМ 651335,кл, С 06 Г 3/04 197920 (прототип).Ре лиал ОПП "Патент", г. Ужгород, ул. Проектная,каз 7630/28 Тираж 73 ВНИИПИ Государственного по делам изобретений и 113035, Москва, Ж, Ра