Устройство для управления прерыванием программ

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик нп 962950 ф.(61) Дополнительное к авт. свид-ву(22) Заявлено 2701.81 (21) 3268686/18-24 Р 1 М.К .з06 Г 9/46 с присоединением заявки М -Государственный комитет СССР по делам изобретений и открытийОпубликовано 300982, Бюллетень М 9 36 Дата опубликования описания 30.09,82Изобретение относится к вычислительной технике и может быть использовано в мультипрограммных вычислительных системах.Известно устройство, содержащеерегистр запросов, вход которого является информационным входом устройства, дешифратор приоритета запроса,подключенный вь 1 ходами к соответствующим входам памяти очередей запросов,узел синхронизации и регистра масок 1,Недостаток этого устройства состоит в его ограниченных функциональных возможностях, вследствие чегооно не может быть использовано в вычислительных системах, работающихв реальном масштабе времени и решающих одновременно несколько задач.Наиболее близким к предлагаемомупо технической сущности являетсяустройство, содержащее регистр запросов, дешифратор приоритета запроса; регистры хранения очереди длякаждого приоритета запроса, образующие память очередей запросов, узелсинхронизации, узел приоритета запросов, шифратор приоритета решаемыхзадач, регистры приоритета запроса,схемы сравнения приоритетов, дешифратор адреса прерывания, регистрыприоритета раздела памяти, регистрмасок 121.5 Недостатком этого устройства является его сложность.Цель .изобретения - сокращениеаппаратурных затрат за счет сравнения вновь поступившего запроса снаименьшим приоритетом, стоящим наобслуживании.Поб 1 авленная цель достигаетсятем, что устройство, содержащее регистр приоритета, два блока элементов И, блок памяти, распределительимпульсов, узел выбора старшегоприоритета, группу блоков элементовИ, группу выходных регистров, регистр маски и схему сравнения, причем кодовый вход устройства соединен с информационным входом регистра приоритета, выход которого соединен с первым входом первого блокаэлементов И, второй вход которогосоединен с первым выходом распреде лителя импульсов, вход которого соединен с входом запуска устройства,второй выход соединен с первым входом второго блока элементов И,группа входов которого соединена с 30 группой информационных выходов бл 962950ка памяти, информационный вход которого соединен с первым информационным входом устройства, второй информационный вход которого соединен синформационным входом регистра маски, выход которого соединен с вторым входом второго блока элементовИ, выход которого соединен с входомузла выбора старшего приоритета,выход первого блока элементов И соединен с входом дешийратора, группавыходов которого соединена с группой адресных входов блока памяти,выходы выходных регистров являютсягруппой информационных выходов устройства, содержит группу дешифраторов, третий блок элементов И, шифратор, регистр младшего приоритетаи узел выбора младшего приоритета,причем выход каждого выходного регистра соединен с входом соответствующего дешифратора группы, выход каждого дешифратора группы соединенс соответствующим входом группы входов третьего блока элементов И,вход которого соединен с третьимвыходом распределителя импульсов,четвертый выход которого соединенс первыми входами блоков элементов Игруппы, второй вход каждого из которых соединен с выходом узла выборастаршего приоритета. и с первым входом схемы сравнения, выход которойявляется выходом прерывания устройства, выход третьего блдка элементов И соединен с входом узла выборамладшего приоритета, выход которого соединен с информационным входомрегистра младшего приоритета, тактовый вход которого соединен стретьим выходом распределителя импульсов, выход регистра младшегоприоритета соединен с входом шифратора и с третьим входом каждогоблока элементов И группы, выходшифратора соединен с вторым входомсхемы сравнения,На фиг. 1 представлена блок-схема устройства; на фиг. 2. - блок-схема узла выбора старшего приоритета;на фиг. 3 - блок-схема схема сравнения; на фиг. 4 - блок-схема узласинхронизации; на фиг. 5 - блок-схема узла выделения младшего приоритета.Устройство содержит регистр 1приоритета, блок 2 элементов И, дешифратор 3, регистры 4 для храненийочереди для каждого приоритета запроса, образующие блок 5 памяти,блок б элементов И, распределитель 7импульсов, узел 8 выбора старшегоприоритета, схему, 9 сравнения, Мгрупп блокрв 10 элементов И, группувыходных регистров 11, группу дешифраторов 12, блок 13 элементов Иузел 14 выбора младшего приоритета,регистр 15 младшего приоритета,5 10 5 20 25 30 35 40 45 50 55 60 65 шифратор 16, регистр 17 маски, информационный вход 18, второй 19,третий 20 и первый 21 входы устройства, выход 22 и управляющий выход23. Узел 8 выбора старшего приоритетасостоит из группы элементов 24 запрета, регистра 25 и шифратора 26(фиг. 2). Сигналы запросов поступают на соответствующие входы элементов 24 запрета. Сигнал запроса повышенного приоритета поступает непосредственно на соответствующий вход регистра 25,Схема сравнения (фиг. 3) состоит из регистра 27, регистра 28, группы схем 29 совпадения, группы элемен тов И 30, элемента ИЛИ 31. Распределитель 7 состоит из двоичного счетчика 32, дешифратора 33 и трех шинА, В, С (Фиг. 4). Узел 14 выбора младшего приоритета состоит из группы элементов 24 запрета, таких жекак в узле 8 (фиг. 5).Устройство работает следующимобразом,По информационному входу 18 в регистр 1 вводится Фрагмент, поступивший в память системы сообщения, содержащий код номера приоритета данного запроса. По сигналу из распределителя 7 через блок 2 элементов И этот код подается на дешифратор 3,на одном из выходов которого появляется сигнал. Каждый выход дешифратора соответствует только одному Фиксированному номеру приоритета. Выдаваемые дешифратором 3 сигналы записываются в регистры 4 так, что число единиц, содержащееся в регистре 4 в любой момент времени, в точности равно количеству необслуженных запросов. По сигналу из распределителя 7 через блок б элементов И на вход узла 8 поступают сигналы от всех регистров 4, незамаскированных кодом, поступающим из регистра 17 масок, и находящихся в ненулевом состоянии, Узел 8 выделяет старшую по приоритету очередь и формирует сигнал кода приоритета на вход схемы 9 сравнения и на информационные входы элементов И группы блоков 10.Сигнал запроса высшего приоритета является сигналом запрета всех более низких по приоритету запросов. Выделенный старший приоритет фиксируется позиционно на регистре 25, выходы которого подключены к входу шифратора 26. Выходы шифратора являются выходом узла 8. Таким образом, на выходе узла 8 имеется код запроса, поступившего для сравнения с запросами, обрабатываемыми в данный момент. В регистрах 11 хранятся коды приоритетов разделов памяти, которые закреплены за данной задачей, а в регистре 15 позиционно35 Фиксируется номер наименьшего приоритета раздела. Выходы регистра 15подключены к управляющим входам соответствующих групп блоков 10 элементов И, на информационные входы которых поступает код вновь поступившегоприоритета, а также к входу шифратора 16 наименьшего приоритета, код свыхода которого поступает на схему 9сравнения. На регистр 27 записывается код приоритета поступившего 10запроса, а на регистр 28 - код наименьшего приоритета запроса, находящегося на обслуживании, Сравиениекодов начинается с сравнения старших разрядов. Сигналы с прямых выходов регистров поступают на соответствующие схемы 29 совпадения,В случае их совпадения сигнал с прямого выхода схемы 29 совпадения,соответствующей старшему разряду,поступает на разрешающий вход схемы29 совпадения, соответствующей разряду, меньшему на 1. Если н какомто разряде происходит несовпадениесигналов, то сигнал с обратного выхода соответствующей схемы совпаде ния поступает на управляющий входэлемента И 30, на другой вход которого поступает сигнал с прямоговыхода соответствуюцего разряда регистра 27. Если содержимое этогоразряда равно 1, то формируется сигнал прерывания, который поступаетчерез элемент ИЛИ 31 на управляющийвыход устройства 23,Таким образом, для сравнения сприоритетом вновь поступившего запроса на схему 9 сравнения поступаеттолько под наименьшего приоритетараздела, Если вновь поступившийзапрос обладает более высоким приоритетом, чем наименьший из приоритетов разделов памяти, то схема 9 сравнения формирует сигнал прерывания. Впротивном случае прерывания не происходит. 45Если прерывание произошло, то распределитель 7 вырабатывает управляющий сигнал, который поступает на управляющие входы всех групп блоков10 элементов И. Так как вторые уп Яравляющие входы групп блоков 10 элементов И, подключены к соответстнующим выходам регистра 15, то записькода приоритета вновь поступившегозапроса происходит в тот регистр 11,в котором хранится наименьший допоследнего момента приоритет. Теперьв этом разделе памяти будет срабатываться запрос более высокого приоритета, а следовательно, приоритетраздела увеличится. Возникает необходимость вновь определить разделпамяти, обладающий в данный моментнаименьшим приоритетом. Для этоговыходы регистров 11 подключены к входам группы дешифраторов 12, на вы- Ь 5 ходах которых Формируются сигналы, соответствующие приоритетам разделов. Эти сигналы по очередному управляющему сигналу распределителя 7 поступают через блок 13 элементов И на узел 14 выбора наименьшего приоритета. Эти же управляющим сигналом распределителя 7 обнуляется регистр 15. Выбранный наименьший приоритет задается позиционно, т,е, каждому приоритету соответствует свой разряд н регистре 15.При применении предлагаемого устройства достигается экономия н оборудовании.Формула изобретенияУстройство для управления прерыванием программ, содержащее регистр приоритета, два блока элементов И, блок памяти, распределитель импульсов, узел выбора старшего приоритета, группу блоков элементов И, группу выходных регистров, регистр васки и схему сравнения, причем кодовый вход устройства соединен с информационным входом регистра приоритета, выход которого соединен с первым входом первого блока элементов И, второй вход которого соединен с первым выходом распределителя импульсов, вход которого соединен с входом запуска устройства, второй выход соединен с первым входом второго блока элементов И, группа входов которого соединена с группой информационных выходов блока памяти, инФормационный вход которого соединен с первым информационным входом устройства, второй информационный вход которого соединен с информационным входом регистра маски, выход которого соединен с вторым входом второго блока элементов И, выход которого соединен с входом узла выбора старшего приоритета, выход первого блока элементов И соединен с входом дешифратора, группа выходов которого соединена с группой адресных входов блока памяти, выходы выходных регистров являются группой информационных выходов устройства, о т л ич а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат, устройство содержит группу дешифраторов, третий блок элементов И, шифратор, регистр младшего приоритета и узел выбора младшего приоритета, причем выход каждого выходного регистра соединен с входом соответствующего дешифратора группы, выход каждого дешифратора группы соединен с соответствующим входом группы входов третьего блока элементов И, вход которого соединен с третьим выходом распределителя импульсов, четвертый выход которого соединен с пер.10 ными входами блоков элементов Игруппы, второй вход каждого из которых соединен с выходом узла выборастаршего приоритетаи с первым входом схемы сравнения, выход которойявляется выходом прерывания устройства, выход третьего блока элементовИ соединен с входом узла выбора младшего приоритета, выход которого соединен с информационным входом регистра младшего приоритета, тактовыйвход которого соединен с третьимвыходом распределителя импульсов,выход регистра младшего приоритетасоединен с входом шифратора и стретьим входом каждого блока элемен"тов И группы, выход шифратора соединен с вторым входом схемы сравнения.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРпо заявке Р 2416720/18-24,кл, 606 Е 9/46, 1976.2. Авторское свидетельство СССРпо заявке Р 2420831/18-24,кл. 606 Г 9/46, 1976 (прототип).962950оп умо бЮ узлу Уи /РРие. Г962950 ужа О Составитель М. Кудряк.евТехред Т.фанта Корректор Л, Бокшан опати акто аз 7514/69 Тираж 731 НИИПИ Государственного комите по делам изобретений и откры 113035, Москва, Т.-35, Раушска