Устройство для определения среднего

Союз СоветскихСоцивлистическихРеспублик Оп ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 877563Опубликовано 30.10.81. Бюллетень40 ио делам изобретений и открытий(088.8) Дата опубликовании описании 30 . 10 .81 СТРОИСТВО ДЛЯ ОПРЕДЕЛЕНИЯ СРЕДНЕГ й вхо оторо импул подключен к выходов 21,стройства следует енерат К нестаткамевысокуюзначения точность оценк тнести днег Цель и его сложность,я - повышение точ зобре прощение устройств сти я оп 15о 1 И Изобретение относится к автоматике, вычислительной технике и можетбыть использовано для аппаратурногоопределения текущего среднего,Известно устройство для усредненияслучайного процесса, содержащее сумматор-вычитатель, триггер знака, два .вентиля, две схемы перезаписи, регистри блок управления 111.Однако это устройство не позволяетопределять текущее среднее с поступлением каждого элемента выборки, Оно определяет среднее определенного объемавыборки за один цикл итерации илисреднее нескольких выборок, одноготого же объема каждая, за несколькциклов итерации.Наиболее близким к предлагаемомуявляется устройство для определениясреднего, содержащее сумматор, первьвыход которого подключен к первомувходу блока пагяти, счетчик делителя,управляющий вход которого соединен спервым выходом блока управления, перределения среднегоПоставленная цель достигается тем, что в устройство. для определения среднего введены делитель частоты и элемент запрета, при этом выход элемента запрета подключен к первому входу сумматора, второй выход которого соединен с первым входом делителя частоты, второй вход. которого объединен с первым входом счетчика делителя, с первым входом элемента запрета и подключен ко второму выходу блока управления, второй вход элемента запрета объединен со вторым входом блока управления и соединен с первым выходом счетчика делителя, второй выход. которого подключен ко второму входу .блока877563 30 35 40 45 50 55 памяти, третий вход которого соединен с выходом делителя частоты, третий выход блока управления подключен ко второму входу сумматора, управляющий вход которого объединен с третьим входом блока управления и соединен с выходом блока памяти, второй вход счетчика делителя является первым входом устройства, четвертый вход блока управления является вторым входом устройства.Блок управления содержит два двухвходовых элемента И, два трехвходовых элемента И, элемент ИЛИ, четыре триггера и два элемента задержки, при этом нулевой выход первого триггера подключен к первому входу первого двухвходового элемента И, второй вход которого является первым входом устройства, единичный выход второго триггера соединен с первыми входами первого и второго трехвходовых элементов И, вторые входы которых объединены и являются вторым входом блока управления, третьи входы первого и второго трехвходовых элементов И подключены соответственно к единичному и нулевому выходам третьего триггера, 5-вход которого объединен с 5-входами второго .и третьвго триггеров и является третьим входом блока управления, выход первого элемента задержки соединен с В-входом первого триггера и с С-входом четвертого триггера, единичный и нулевой выходы которого подключены соответственно к В"входам второго и третьего триггеров, первый вход зле-ф мента ИЛИ объединен со входом второго элемента задержки, со вторым входом элемента ИЛИ, с выходом второго элемента задержки и является четвертым входом и первым выходом блока управления, выходы первого и второго трехвходовых элементов И объединены и являются вторым выходом блока управления, выходы первого и второго двухвходовых элементов И объединены, подключены к первому входу второго двухвходового элемента И и являются третьим выходом блока управления, нулевой выход второго триггера соединен со вторым входом второго двухвходового элемента И.На фиг. 1 показана блок-схема устройства; на фиг. 2 - блок-схема блока управления.Устройство содержит счетчик 1 делителя, блок 2 управления, элемент 3 запрета, сумматор 4, блок 5 памяти,4генератор 6 импульсов, делитель 7 частоты.В состав блока управления входятпервый и второй двухвходовые элементыИ 8 и 9, первый и второй трехвхрдовыеэлементы И 10 и 11, первый, второй,третий и четвертый триггеры 12-15,элемент ИЛИ 16 и два элемента 17 и 18задержки1 О В устройстве реализуется следующийалгоритм: хи 1 О ГЬхи + Аи,1(и 1)1и и)15 где д х И - остаток от деления , т. е.Хидхи = х, - и еий( - ).,пПри этом второе и третье слагаемоеимеют на одну значащую цифру младшегоразряда больше, чем первое слагаемое.1Это означает, что числовые значенияэтих слагаемых должны записываться сосдвигом на один младший десятичныйразряд.Устройство работает следующим образом.1(оды элементов выборки хи по первому входу устройства поступают на входсчетчика 1 делителя, коэффициент деления которого до сигналу блока 2 управления устанавливается равным номерупоступающего элемента выборки, начиная с и = 1. По второму входу устройства в блок управления поступают стробимпульсы окончания каждого элементавыборки.С выхода счетчика 1 делителя импульсы поступают на входы блока 2 управления и элемента 3, запрета. Однакоэлемент 3 запрета на этом этайе импульсов не пропускает, В то же времяс выхода блока 2 управления импульсыпоступают на вход второй декады сумматора 4, С поступлением на вход счетчика 1 делителя кода х,1 в сумматоре 4записывается это же число, так каки=иА 1 =.х.Определение текущего среднего производится следующим образом. Пусть всумматоре 4 записано вычисленное напредыдущем этапе текущее среднее АПо сигналам с блока 2 управления всчетчик 1 делителя устанавливаетсякоэффициент деления и, а число Апереносится из сумматора 4 в блок 5 памяти и в делитель 7 частоты. Причемв делитель 7. частоты записываетсямладшщй десятичный разряд числа А 1, ,5 8775 С некоторой задержкой блок 2 управления подключает генератор импульсов 6 к входам счетчика 1 делителя, элемента 3 и делителя 7 частоты. Импульсы с генератора 6 импульсов поступают на списывание показаний делителя 7 час" тоты и блока 5 памяти. После списывания с делителя 7 частоты младшего разряда числа Аего коэффициент деления становится равным 10.,Импульсы с 10 генератора 6 поступают также на второй вход счетчика 1 делителя и на второй вход элемента 3 запрета. Элемент запрета пропускает и - 1)импульсов и не пропускает (блокирует) каждый и-й 15 импульс, выделяемый счетчиком 1 делителяЭто означает, что коэффициент передачи элемента 3 запрета равен -и После поступления на делитель 7 частоты числа импульсов, равного 10 А, 20 блок 5 памяти обнуляется и на его вйходе формируется сигнал, который вводится в блок 2 управления, прекращая прохождение импульсов с генератора 6 на его выход. К этому моменту в сумматоре 4 записывается количество импульс 4сов 10 А- . Эти импульсы поступают на вход первой декады сумматора 4.С приходом элемента выборки х на вход счетчика 1 делителя на его выходез 0 формируется число импульсов, равное еи 1 - , которое поступает через блокХиП2 управления на вход второй декады сумматора 4, т. е. со сдвигом на один старший разряд по отношению к числу 10 Аи, чтобы учесть равную цену поступающих импульсов. В этот момент блоком 2 управления Формируется сигнал, который поступает 40 на счетчик 1 делителядля переноса записанного в нем остатка д х в блок 5 памяти. Затем блок 2 управления подключает генератор 6 импульсов к Входам счетчика 1 делителя и делителя 45 7 частоты, Через делитель 7 частоты: импульсы поступают на списывание показаний блока 5 памяти. Эти же импульсы поступают в счетчик 1 делителя и делителя 7 частоты. Через делитель 750 частоты импульсы поступают на списывание показаний блока 5 памяти. Эти же импульсы поступают через счетчик 1 делителя и через блок 2 управления на вход первой декады сумматора 4.После поступления на делитель. частоты55 количества импульсов, равного 10 Ахи, блок 5 памяти обнуляется и сигнал с его выхода, поступая на блок 2 управ 63ления, прекращает поступление импульсов с генератора 6 импульсов,К этому моменту в сумматор 4 посту,Иппает число импульсов 10 , а в ре" зультате в нем записывается код теку"щего среднего А, вычисленного с точностью до следующего младшего разряда по сравнению с кодом элементов выбор-. ки х.В дальнейшем, при вычислении следующих значений текущего среднего А+1, Аь+ и т. д., работа устройства полностью повторяется.Рассмотрим принцип действия блока управления совместно с другими узлами устройства, считая, что на вход устройства поступает и - 1 элементов выборки. К моменту окончания (и)-го элемента устройство находится в следующем состоянии. В блоке 5 памяти и делителе .7 частоты. записан код Аи , причем в делителе 7 частоты записан младший десятичный разряд этого кода Сумматор 4 находится в нулевом состоянии, в счетчике делителя 1 установлен коэффициент деления и.На элементы И 8 и 9 подан разрешающий потенциал с триггеров 12 и 13 соответственно, на элементы И 10 и 11 запрещающий потенциал с триггера 13, на элемент И 10 - запрещающий, а на элемент И 11 - разрешающий потенциал с триггера 14. С этого исходного состояния начинается определение текуще.го среднего АиИмпульсы с генератора 6 через элемент И 8 поступают на счетчик 1 делителя и делитель 7 частоты, а через элемент И 9 - на второй вход элемента 3 запрета. Сигнал, который формируется на выходе блока 5 памяти в момент его обнуления, подается на триггеры 12-14, изменяя их состояние на противоположное. При этом на элементы И 8 и 9 подаются запрещающие потенциалы с триггеров 12 и 13 соответственно, на элементы И 10 и 11 - разрешающий потенциал с триггера 13, на элементИ 10 - разрешающий, а на элемент И 11 запрещающий потенциалы с триггера 14.К этомумоменту в сумматор 4 записы-вается количество импульсов 10 А 4Число импульсов равное, епй , свыхода ,счетчика 1 делителя поступает через элемент И 11 на вход второй декады сумматора 4, т. е. со сдвигом на один старший разряд по отношению кИФ 4числу 1 О Аи; и , чтобы учесть равную цену поступающих импульсов.877563 О 15 20 25 30 35 40 45 50 Формула изобретения 7Строб-импульс окончания п-го элемента выборки поступает, через элемент ИЛИ 16 и элемент 17 задержки на входы триггеров 12 и 15 и изменяет их состояние на противоположное. С триггера 12 поступает разрешающий потенциал на элемент И 8, выходной сигнал триггера 15 опрокидывает триггер 14 (триггер 13 остается при этом в прежнем состоянии), который подает разрешающий потенциал на элемент И 11 и запре щающий потенциал на элемент И 10. Элемент И 8 подключает генератор 6 им-. нульсов к входам счетчика 1 делителя и делителя 7 частоты, а элемент И 11 соединяет выход счетчика 15-делителя с выходом первой декады сумматора 4.После обнуления блока 5 памяти сигнал с его выхода поступает на единичные входы триггеров,12-14, при этом триггер 13 остается в прежнем состоянии, а состояние триггеров 12 и 14 меняется на противоположное.После этого строб в импул окончания и-го элемента выборки с выхода элемента 18 задержки поступает на счетчик Р-делителя, устанавливая его коэффициент деления равным и - 1. Этот же импульс с выхода элемента 18 задержки через элемент ИЛИ 16 и элемент 17 задержки поступает на триггеры 12 и 15, устанавливая их в исходное состояние. Сигналом триггера 15 в исходное состояние возвращается также триггер 13. Таким образом, на данном этапе состояние всех элементов блока 2 управления и остальньы блоков устройства соответствует тому которое указано в начале и с которого начинается вычисление текущего сред,него А 1.Таким образом, предлагаемое уст- . ройство по сравнению с известным обе. спечивает более высокую точность измерений (на один младший разряд) и имеет более простую схемную реализацию, так как в нем отсутствуют такие блоки, как блок разности, блок делимого, блок выделения знака и счетчик . замеРов. 1, Устройство для определения среднего, содержащее сумматор, первый вы ход которого подключен к первому входу блока памяти, счетчик делйтеля, управляющий вход которого соединен с первым выходом блока управления, первый вход которого подключен к выходугенератора ймпульсов, о т л и ч а ющ е е с я тем, что, с целью повышения точности и упрощения устройства, внего введены делитель частоты и элемент запрета, при этом выход элементазапрета подключен к первому входусумматора, второй выход которого соединен с первым входом делителя частоты, второй вход которого объединен спервым входом счетчика делителя, спервым входомэлемента запрета и подключен ко второму выходу блока управления, второй вход элемента запретаобъединен со вторым. входом блока управления и соединен с первым выходомсчетчика делителя, второй выход которого подключен ко второму входу .блокапамяти, третий вход которого соединенс выходом делителя частоты, третийвыход блока управления подключен ковторому входу сумматора, управляющийвход которого объединен с третьим входом блока управления и соединен с выходом блока памяти, второй вход счет,чика делителя является первым входомустройства, четвертый вход блока управления является вторым входом устройства,2, Устройство по п. 1, о т л и -ч а ю щ е е с я тем, что блок управления содержит два двухвходовых элемента И, два трехвходовых элемента И,элемент ИЛИ, четыре триггера и дваэлемента задержки, при этом нулевойвыход первого триггера подключен кпервому входу первого двухвходовогоэлемента И, второй вход которого является первым входом устройства, единичный выход второго триггера соедине с первыми входами первого и второго трехвходовых элементов И, вторыевходы которых объединены и являютсявторым входом блока управления, третьи:входы первого и второго трехвходовых элементов И,подключены соответственно к единичному и нулевому выходамтретьего триггера, Я-вход которогообъединен с 8-входами второго и третьего триггеров и является третьимвходом блока управлениявыход первого элемента задержки соединен с Й-входом первого триггера и с С-входом четвертого триггера, единичный.и нулевойвыходы которого подключены соответственно к Й-входам второго и третьеготриггеров, первый вход элемента ИЛИобъединен со входом второго элементазадержки, со вторым входом элементаИЛИ, с выходом второго элемента задержки и является четвертым входом ипервым выходом блока управления, выходы первого и второго трехвходовых элементов И объединены и являются вторымвыходом блока управления, выходы первого и второго двухвходовых элементовИ объединены, подключены к первомувходу второго двухвходового элемента 10 И и являются третьим выходом блока управления, нулевой выход второго триггера соединен со вторым входом второго двухвходового элемента И,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство .СССРВ 437077, кл. О 06 Г 15/36, 19742. Авторское свидетельство СССРВ 466512, кл, 6 06 Г 15/36, 1975.