Многоканальное устройство управления резервированной системой

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ ВТИЛЬСТВУ Сфез Сфввтсинк Социалистических Республик/20 осударственный комит СССР ао делам изобретений и открытий(7 ) Заявител 54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ РЕЗЕРВИРОВАННОЙ СИСТЕМОЙИзобретение относится к автоматике и вычислительной технике, а именно к многоканальным устройствам управления резервированной системой.По основному авт. св. Р 526893 известно многоканальное устройство управления резервированной системой, содержащее коммутаторы, управляющие тюдачей питания и входами резервных блоков, каналы управления, входы которых соединены с соответствующими выходами блоков устройства, а выходы формируют канальные выходы устройства и управляют коммутаторами, в состав каждого канала при этом входят15 первый элемент ИЛИ, формирующий выход канала, группа элементов И-НЕ, группа элементов И и второй элемент ИЛИ, составлякщие схему определения неисправности" ,первый и второй счет О чики с дешифраторами, первый и второй элементы И, третий и четвертый элементы ИЛИ, первый и второй Вв-триггеры и первый и второй мультиплексоры, обеспечивающие работу устройст ва но принципу ффскользящего резер" вае ф ю.ЯЫедостаткавщ известного устройст-, ва являются недостаточная надежность и быстродействие. ЗО Целью изобретения является повышение надежности и увеличение быстродействия.Поставленная цель достигается тем, что:устройство содержит блок памяти, первая группа входов которого соеди-нена с запускайщими выходами коммута-торов, группа запускающих выходов - с вторыми группами входов каналов,вторая группа входов - с выходами элементов И групп элементов И схем опре-, деления неисправности каждого канала, третья группа входов - с выходами последних разрядов первых счетчиков каждого канала, а установочный вход - . .с шиной установки исходного состояния блока памяти. Злок памяти содер- жит группу элементов И."И, первую и вторую группы ВБ-триггеров, первую и вторую группы элементов Й, группу элементов задержки, группу элементов индикации .и элемент ИЛИ, при этом входи каждого:из элементов группы элементов ИЛИ соединены с соответствующими входами второй группы входов блока, а выход каждого элемента ИЛИ подключен к Я-входу соответствующего триггера первой группы ВЗ- триггеров и входу соответствующего элемента группы элементов задержки,выход которого соединен с первымвходом соответствующего элементапервой группы элементов И, второй вход последнего подключен к прямому выходу соответствующего триггерапервой группы ВЗ-триггеров, а выходподключен к Я-входу соответствующего триггера второй группы ВЗ-триггеров, прямой выход которого соединен,с входом соответствующего элементагруппы элементов индикации, а инверсный выход - с первым входом элементавторой группы элементов И, второйвход которого подключен к соответствующему входу первой группы входовблока, а выход - к соответствующемувыходу группы запускающих выходов15блока, первые В-входы всех триггеровсоединены с установочным входом блока памяти, а вторые В-входы триггеров первой группы ВЯ-триггеров черезэлемент ИЛИ подключены к третьейгруппе входов блока.На чертеже приведена блок-схемапредлагаемого устройства.Устройство содержит резервные блои 1 1 , коммутаторы 2 2 п, лы3, -Зн,а каждый канал содержит элемент 4 ИЛИ, группу 5 элементов И-НЕ,группу 6 элементов И, элементы 7 и8 ИЛИ, ВЯ-триггер 9, элемент 10 И,счетчик 11,.дешифратор 12, мультиплек- сор 13, элемент 14 ИЛИ, ВЗ-триггер , о15, элемент 16 И, счетчик 17, дешифратор 18, мультиплексор 19, группы 20 и 21 соответственно, входов и выходов устройства, установочный.22 итактовый 23 входы Устройства и выходы 24-24 каналов.Кроме того, устройство содержитблок 25 памяти, состоящий из группы элементов 26 А -26 ИЛИ, первой группы ВБ-триггеров 27 -27, группы эле ментов 28 -281 задержки, первой группы элементов 291 -29 Н И, второй группы ВЦ-триггеров 30.30 я, второй группы элементов 31 -31 И, группы элементов 32 -32индикации, элемента 33 ИЛИ и установочный вход 34 блока памяти.Устройство работает следующим образом.Выходные канальные сигналы с бло" у ков 1 -1 резервируемой системы поступают на соответствующие первые группы входов каналов - на элементы 4 ИЛИ - для канала 3 и на первые входы элементов группы 5 элементов И-НЕ, вторые входы которых соединены с вы" ходом элемента 4 ИЛИ и выходом 24 данного канала, Сигналы несовпадения с выходов элементов группы 5 элементов И-НЕ поступают на первые входы элементов группы 6 элементов И, вто- бО рые входы которых соединены с второй, группой входов соответствующего канала, соединенной с запускающими выходами блока 25 памяти, первая группа входов которого подключена к за пускающим выходам коммутаторов 2-и ф соединенным с запускаемыми входами резервируемых блоков 1 -3С выходов элементов группы 6 элементов И сигналы несовпадения поступают на входы элементов 8 ИЛИ и на вторую группу входов блока 25 и далее на входы элементов группы 26 -26 эле 4 ментов ИЛИ. Причем сигналы несовпадения с выходов 3-ых элементов И группы 6 каждого канала поступают на входы 3-ого элемента ИЛИ группы 26 -26, выход которого управляет Б-входом Э-ого триггера группы 27 -27 ЙЗ-триго геров и входом 3-ого элемента группы 284 -28 элементов задержки. Прямой выход 3-ого триггера группы 27 -27 разрешает прохождсние сигнала с выхода З-ого элемента задержки группы 281-28 и на З-вход 3-ого триггера группы 30 -30 и ВЯ-триггеров, прямой выход которого управляет 3-ым элементом группы 32-32 и элементов индика" ции, а инверсный выход разрешает нрохождение сигнала с 3-ого входа первой группы входов блока 25, подключенного к выходу 3-ого коммутатора из гРУппы 2 -2 и чеРез 3-ый элемент группы 31-31 элементов И на соответствующий запускающий выход блока 25.Суммарный сигнал несовпадения с выхода элемента 8 ИЛИ канала 3;поступает на Б-вход триггера 9,прямой выход которого разрешает прохождение через элемент 10 И на счетный вход первого счетчика 11 пачки тактовой частоты данного канала с тактового входа 23 устройства. С выходов каждого разряда счетчика 11 сигналы поступают на первый дешифратор 12, управляющий вход которого соединен с инверсным выходом триггера 9. Кроме того, выходы счетчика 11 соединены с первой группой входов первого мультиплексора 13, вторая группа входов которого подключена к запускающим выходам блока 25 памяти, а выход через элемент 14 ИЛИ управляет В-входом триггера 9.Импульсы переносов с последних разрядов канальных счетчиков 11 поступают на З-входы канальных триггеров 15 на третью группу входов блока 25 и далее через элемент 33 ИЛИ на вторые В-входы триггеров группы 27 "27 н ВБ"триггеров. Прямой выход триггера 15 разрешает прохождение через элемент 16 И на счетный вход второго счетчика 17 пачки тактовой частоты данного канала с тактового входа 23 устройства.С выходов каждого разряда счетчика 17 сигналы поступают на второй дешифратор 18, управляющий вход которого соединен с инверсным выходом триггера 15. Кроме того, выходысчетчика 17 соединены с первой группой входов второго мультиплексорай 9, вторая группа входов которого подключена к запускающим выходам блока 25 памяти, а выход через элемент 7 ИЛИ управляет В-входом триггера 15. Выходы дешифраторов 12 и 18 в зависимости от состояния счетчиков 11 и 17 управляют подачей общего и канального питания с коммутаторов 2 -2 и .на блоки 1 -1, включая4их и подключая к соответствующим каналам, а также управляя соответствую О щими канальными входами группы входов 20 устройства.Установка исходного состояния устройства осуществляется подачей соответствующего сигнала с установочного входа 22 устройства на й-входы триггеров 9 и 15 через элементы ИЛИ 14 и 7 соответственно, а также на входы установки исходного состояния счетчиков 11 и 17. Установка исходного состояния триггеров 274 -27 И и 3( -ЗОИ бло ка 25 памяти осуществляется подачей соответствующего сигнала на их первые И-входы с установочного входа 34. Тактовый вход 23 устройства выдает пачки канальных тактовых частот, 25 разделенных по времени.Пусть в начальный момент времени, после прохождения сигнала установки с установочных входов 22 и 34 триггеры 9, 15, 27 -27 и 304 -30 нуста- ЗО новлены в нулевые состояния, а счетчики 11 и 17 находятся в таких состояниях, при которых дешифраторы 12 и 18, выходы которых открыты инверсными выходами триггеров 9 и 15 соответственно, выдают на коммутаторы 24 -2 И сигналы, подключающие к каналу 3 два блока из 1 -1 блоковустройства и разрешающйе прохождение на их вход входного сигнала по входу канала 3 из группы 20 входов уст О ройства. Элементы И 314 -31 при этоь. также открыты инверсными вйходами триггеров 30 -30 и для прохождения сигналов с коммутаторов 2 -2 и на входы соответствующих элементов груп пы 6 элементов И и на вторые группы мультиплексоров 13 и 19. При справном состоянии рабочих блоков канала 34 узел определения неисправностей, состоящий из группы 5 элементов И-НЕ, 5 р группы 6 элементов И и элемента 8 ИЛЙ, не выдает сигнала на Я-вход триггера 9, а следовательно, на счетные входы счетчиков 11 и 17 не поступают на импульсы из пачки тактовой частоты5 данного канала и они, так же как и все триггеры устройства, сохраняют свои исходные состояиия. В итоге блоки из 1 -1 для канала 3 остаются включенными. Аналогично исходное состояние сохраняется и для оставь иых с - 1) каналов системы.Пусть вследствие неисправности од" ного из блоков 1; -1, например работакщего иа канал 3 узел определения неисправностей канала З вы дает сигнал, например по цепи 3-ый э емент И-НЕ группы 5 - 3-ый элемент И группы 6 - элемент 8 ИЛИ на Я-вход триггера 9, а также с выхода элемента И группы 6 через 3-ый элемент ИЛИ группы 264-26 н на 8-вход З-ого триггера группы 27 -27 я и вход З-ого элемента задержки группы 28 -28 и .Прямой выход триггера 9 открывает при этом элемент 10 И для прохождения импульсов из пачки тактовой частоты данного канала на счетный вход счетчика 11, а инверсный выход триггера 9 выдает сигнал на дешифратор 12, запрещающий прохождение с его выходов команд на коммутаторы 2 -2 на время поиска чевключенного блока кз резерва системы, отключая при этом первый иэ двух блоков, работающих на канал 3 устройства; С каждым тактом тактовой частоты счетчик 11 меняет свое состояние и осуществляет через первую группу входов мультиплексора 13 последовательный опрос последнегос целью выборки невключенного блока из (и - Е) резервных.Когда состояние счетчика соответствует коду невключенного блока, мультиплексор выдает сигнал через элемент 14 ИЛИ на В-вход триггера 9, перебрасывая его в инверсное состояние и запрещая тем самым прохождение через элемент 10 И тактовой частоты на счетный вход счетчика 11, фиксируя этим данное состояние последнего, соответствующее коду найденного невключенного блока резерва. С инверсного выхода триггера 9 при этом на вход дешифратора 12 поступает сигнал, разрешающий прохождение с его выхода команды на коммутаторы 2.-2, подключая тем самым найденный блок к данному каналу. Если в.канале сбой происходит изза неисправности второго блока, в этом случае происходит переполнение счетчика 11 и на 3-вход триггера 15 проходит импульс переноса с выхода последнего разряда счетчика 11, перебрасывая его в прямое состояние. Этот же импульс поступает через элемент 33 ИЛИ на В-вход 3-ого триггера группы 274 -2, перебрасывая триггер в инверсное состояние. Примое состояние триггера 15 открывает элемент 16 И для прохождения импульсов из пачки тактовои частоты данного канала на счетный вход счетчика 17, а также выдавая сигнал на дешифратор 18, запрещающий прохождение с его выходов команд на коммутаторы 24 - 2 н на ьремя поиска невключенного блока из резерва системы, и выключая при этом второй из блоков, работающих на канал 3. С каждым та.;том тактовой частоты счетчик 17 меняет свое состояние и осущестляет через первую группу входов мультиплексора 19 последовательную выборку невключенного блока из резерва системы.Когда состояние счетчика соответствует коду невключенного блока, муль типлексор 19 выдает сигнал через элемент 7 ИЛИ на В-вход триггера 15, перебрасывая его в состояние 101,закрывая тем самым элемент 16 И дляпрохождения тактовой частоты на счет ный входсчетчика 17 и фиксируя,тем самым, данное состояние последнего, соответствующее коду найденного невключенного блока резерва. С инверсного выхода триггера 15;при этом на вход дешифратора 18 поступает сигнал, разрешающий прохождение с его выхода команды на коммутаторы 24 -2, подклю чая тем самым найденный блок иэ резерва на место второго неиспРавного блока данного канала устройства.Блок памяти работает ири этом следующим образом. 20Сигнал неисправности,.поступивший на 8-вход 3-ого триггера группы 27 -27 , перебрасывает его в прямое состояйие, разрешающее прохождениефзадержанного на время Г сигнала неисправности с выхода 3-ого элемента группы 28 -28 элеменТов задержки через элемент И группы 29 -29 я на 8-вход 1-ого триггера группы 30 -30 перебрасывая. последний в прямое состояние. Данное .состояние триггера группы 30 -301 обеспечивает подачу сигнала на соответствующий элемент группы 32 -32 элементов индикации,4включение которого показывает номер , неисправного блока, подлежащего восстановлению. Кроме того, данноесостояние триггера группы 30 -30 н запрещает прохождение сигналов с 3-ого коммУтатоРа 2-2 н на 3-ые входы второй группы входов всех каналь ных мультиплексоров 13 и 19 и на вторые входы 3-ых элементов группы б элементов И,что обеспечивает пос тбянное отключение 3-ого неисправного блока из системы блоков 1 -1. 4 яВремя задержкиэлементов 28 -2выбирается с учетом перекрытия максимального по времени одного цикла перебора блоков резерва и замещения неисправного блока в канале (Т 0), я 0 т.е. ФТ . Если сбой в канале произошел из-за неисправности второго блока из работающих в данном канале и требуется второй цикл работы канала управления, импульс переноса со счетчика 11, поступая на В-вход триг- гера группы: 27-27, вновь возвраща. ет его в исходйое йнверсное состоя-. ние и сигнал неисправности не проходит на 8-вход 3-ого триггера группы 30 -30,. В этом случае на вторую 46 группу входов блока 25 поступает сигнал неисправности с некоторого ф-ого элемента группы б элемегтов И схемы определения неисправности 3-ого канала и далее через 1-ый 45 элемент группы 26-26, элементов ИЛИ на 8-вход В-ого триггера группы 27.- 27 Н. и вход 2 ого элемента задержки группы 28 -28 н. С выхода элемента задержки даннйй сигнал поступает через М;ый элемент И группы 29-29 на 8-вход й-ого триггера группы 30-30 я и перебрасывает последний в прямое состояние, которое обеспечивает подачу сигнала на соответствующий индикатор из группы 32 -32 я, Прямое состояние триггера группы 30 -30 я запрещает также прохождение сигнала с 2 ого коммутатора группы 2 -2 я на й-ые входы второй группы входов всех канальных мультиплексоров 13 и 19 и на вторые входы 2.-ых .элементов группы 6 элементов И, что обеспе-. чивает постоянное отключение Х"ого: неисправного блока из системы блоков 1 -1 . В результате неисправный блок вйявлен, а его дальнейшее использова ние исключено до подачи сигнала установки исходногО состояния блока 25 по шине 33, Если система работает циклично с отключением питания, для постоянного запоминания отказавшего блока вместо элементов памяти второй группы В 8-триггеров 30 -30 можно использовать элементы, состояния которых не зависят от питающего напря" жения,например поляризованные реле.Остальные каналы системы. работают аналогично рассмотренному случаю работы какала З.Введение укаэанных блоков и связей в устройство позволяет обеспечить индикацию неисправных блоков системы с целью их последующего оперативного восстановления, а также исключает возможность их повторного использования.Следовательно, изобретение обеспечивает повышение надежности системы в целом и увеличение быстродейст-, вия устройства переключения резерва.Формула изобретения1, Многоканальное устройство управления Резервированной системой по авт. св. 9 526893, о т л и ч а ющ е е с я тем, что, с целью повышения надежности и увеличения быстродействия, оно содержит блок памяти, первая группа входов которого соединена с запускающими выходами комму-. таторов, группа запускающих входов - с вторыми группами входоЪ каналов, вторая группа входов - с выходамиэлементов И групп элементов И схем определения неисправности каждого канала, третья группа входов - с вы ходами последних разрядов первых счетчиков каждого канала, а устано" вочный вход - с шиной установки исходного состояния блока памяти.2. Устройство по и, 1, о т л ич а ю щ е е с я тем, что блок памяти содержит группу элементов ИЛИ, первую и вторую группы ВБ-триггеров, первую и вторую группы элементов И, группу элементов задержки, группу5 элементов индикации и элемент ИЛИ, при этом входы каждого из элементов группы элементов ИЛИ слединены с соответствующими входами второй группы входов блока, а выход каждого элемента ИЛИ подключен к Б-входу соответствующего триггера первой группы ЯБ-триггеров и входу соответствующего элемента группы элементов задержки, выход которого соединен с первым входом соответствующего элемента первой группы элементов И, второй вход последнего подключен к прямому выходу соответствующего триггера первой группы ВБ-триггеров, а выход подключен к Б-входу соответствующего триг гера второй группы ВБ-триггеров, прямй выход которого соединен с входомсоответствующего элемента группыэлементов индикации, а инверсный выход - с первым яходом элемента второйгруппы элементов И, второй вход которого подключен к соответствующемувходу первой группы входов блока, авыхоц - к соответствующему выходугруппы запускающих выходов блока,первые В-входы всех триггеров соединены с установочным входом блока памяти, а вторые В-входы триггеровпервой группы ВБ-триггеров через элемент ИЛИ подключены к третьей группевходов блока. Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССРР 526893, кл." 6 Об Р 9/00, 1975