Компаратор

Союз СоаетсиинСециапистичеснинРеспублик ОП ИСАНИ ЕИЗЬБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ о 1843179п исоединением заявки 3 Ъеударетвеннмй квмнт СССР нф делам нввбретенн и аткритнй(72) Авторы изобретения Е. И. Андреев, Э, 3. Гинзб Государственное Союзное конструкторсЖг технологическое бюро по проектированиюсчетных машин 7 ) Заявитель 54) КОИПАРАТОР ь Изобретение относится к вычислительной и импульсной технике;и можетбыть использовано в устройствах преобразования информации, а также в контрольно-измерительных устройствах.,Известны компараторы на ИДП тран 5зисторах с генератором тока в цепи об-ратной связи, каждое из двух дифференциальных плеч которых, включенных меж-.ду генератором тока и источником пита-,ния, состоит из управляющего транзистора и токостабилизирующего нагруэоч"ного элемента 11Недостатком компараторов такоготипа является низкая точность, уронь которой ограничивается техноло 1ческим или деградационным разбросомраметров элементов в дифференциальх плечах,Возрастание степени интеграции электронных устройств, необходимо создания на одном кристалле какройств на широко освоенной стандартной МДП технологии интегральных цифровых схем. Решение этой задачи требует разработки специальных схемных решений.Известен компаратор, содержащий основной и дополнительный дифференциальные каскады, каждый из которых состоит из генератора тока в цепи обратной связи и двух параллельных дифференциальных плеч, состоящих из последовательно включенных управляющего ЮП-транзистора и нагрузочного ИОП-транзистора, включенных между генератором тока и шиной питания,.вход дополнительного дифференциального каскада соединен с первым входом компаратора Г 21.Недостатком известного устройства является низкая точность компаратора за счет смещения и дрейфа характеристик входных цепей, вследствие технологического или температурного раз броса параметров (пороговых напряже"8431 1 О 30 3ний, удельных крутизн транзисторови др,),Цель изобретения - снижение погрешности компаратора.Указанная цель достигается тем,что в компаратор, содержащий основной и дополнительный дифференциальные каскады, каждый из которых состоит из генератора тока в цепи обратной связи и двух параллельных дифференциальных плеч, состоящих из последовательно включенных управляющего ИОП-транзистора и нагрузочногоМОП-транзистора, включенных междугенератором тока.и шиной питания, 15вход дополнительного дифференциаль.ного каскада соединен с первым входомкомпаратора, введены первый и второй конденсаторы,"первый, второй, третий и четвертый коммутирующие ИОПтранзисторы, причем затворы первогои второго ИОП-транзисторов подключенык первой и второй шинам управляющегосигнала, сток и исток первого коммутирующего ИОП-транзистора подключены со ответственно к первому и второму входам дополнительного дифференциальногокаскада, сток и исток второгокоммутирующего МОП-транзистора под;ключены соответственно ко второму входу компаратора и второмувходу дополчительного дифференциаль- .ного каскада, затворы третьего и четвертого коммутирующих ИОП-транзисторов подключены к входной шине, стоки исток третьего коммутирующего ИОПтранзистора подключены соответственно к первому выходу дополнительногои первому входу основного дифференциальных каскадов, сток и исток четвертого коммутирующего МОП-транзистора подключены соответственно ковторому выходу дополнительного и второму входу основного дифференциальных каскадов, а первый и второй кон оденсаторы включены между затворамии стоками управляющих ИОП-транзисторов основного диффеенцйального каскада, а затворы нагрузочных ИОП-транзисторов основного и дополнительного дифференциальных каскадовпопарно объединены,На фиг. 1 представлена принципиальная электрическая схема предлагаемого компаратора на ИДП-транзисторах,.на фиг. 2 - эпюры напряжений управляющих, входных и выходных сигналов.Компаратор на ИДП-транзисторахсодержит основной дифференциальный 79 фкаскад 1, два дифференциальных плеча 2 и 3, генератор 4 тока, два управляющих ИОП-транзистора 5 и 6, два нагрузочных МОП-элемента 7 и 8, нагруэочные МОП-транзисторы 9 и 10, конденсаторы 11 и 12 обратной связи нагрузочного элементазаряжающие транзисторы 13 и 14, выходы 5 и 16 основного дифференциального каскадавходы 17 и 18 основного дифференциального каскада, дополнительный дифференциальный каскад 9, два дифференциальных плеча 20 и 21,генератор 22 тока, два управляющих транзистора 23 и 24, два нагрузочных элемента 25 и 26, нагрузочные МОП- транзисторы 27 и 28, затворы 29 и 30 нагрузочных транзисторов выходы 31 и 32 компаратора, входы 33 и 34 дополнительного дифференциального каскада, два входа 35 и 36 компаратора, конденсаторы 37 н 38 обратной связи, четыре коммутирующие транзистора 39-42, шины 43 и 44 управляющего сигнала,шины 45 питания и земли 46.Основной дифференциальный каскад 1; имеет два параллельных дифференциальных плеча 2 и 3, каждое из которых состоит из последовательно включенных управляющих ИОП-транзисторов 5 и 6 и нагрузочных элементов 7 и 8, общие узлы которых 15 и 16 являются выходом основного дифференциального каскада. Истоки управляющих ИОП- транзисторов 5 и 6 объединены и подключены к шине 46 земли через генератор 4 тока. Нагрузочные элементы 7 и 8 содержат нагрузочные МОП-транзисторы 9 и 1 О, стоки которых подключены к шине 45 питания, заряжающие транзисторы 13 и 14, подключенные стоком и затвором к шине 45 питания, а истоком - к затворам нагрузочных ИОП-транзисторов 29 и 30 и конденсаторы 11 и 12 обратной связи нагрузочных элементов, включенные между затвором и истоком нагрузочных транзисторов 9 н 10.Два конденсатора 37 и 38 обратной связи включены между затвором и стоком управляющих МОП-транзисторов 5 и 6.Дополнительный дифференциальный каскад 19 имеет два параллельных дифференциальных плеча 20 и 21, каждое из которых состоит из последовательно включенных управляющих МОП- транзисторов 23 и 24 и нагрузочных5 8431элементов 25 и 26, общие узлы которых являются выходом компаратора31 и 32. Истоки управляющих МОП-транзисторов 23 и 24 объединены и подключены к шине 46 земли через генератор22 тока.. есть чагрузочные МОП-транзисторы27 и 28, стоки которых подключены кшине 45 питания, а затворы попарно 1 Ообъединены с затворами транзисторов9 и 10, Затвор транзистора 23 подключен к первому входу .35 компаратора,Затвор транзистора 24 подключен к 15истокам двух коммутирующих транзисторов 39 и 40, стоки которых соединены с первым 35 и вторым 36 входами компаратора.Выход компаратора 31 подключен к 20стоку транзистора 41, а выход 32 - кстоку транзистора 4. Истоки транзисторов 41 и 42 подключены ко входам 18 и 17 основного дифферейциального каскада соответственно. 25Затворы транзисторов 39, 41.и 42соединены с шиной 43 управляющегосигнала, затвор транзистора 40 - сшиной 44.Рассмотрим работу компаратора на 36МДП-транзисторахСигналы управления на шинах 43 и44 обуславливают два режима работыкомпаратора(см, фиг, 2)- режим автокоррекции )и режим линейного усиления(И),Работа компаратора начинается срежима автокоррекции, когда на шине43 появляется высокий уровень напряжений(здесь и далее подразумевается абсолютное значение)а на шине44 - низкий.Затвор транзистора 24 через открытый транзистор 39 подключается ковходу 35 компаратора.45На оба входа 33 и 34 дополнительного дифференциального каскада.подано одно и то же напряжение.Коммутацией выходов 31 и 32 до- полнительного дифференциального каска да ко входам 17 и 18 основного с по-: мощью открытых транзисторов 41 и 42 компаратор вводится в режим глубокой отрицательной обратной связи(ОС).Такая отрицательная ОС при одном и том же напряжении на входах 33 и 34 стремится свести к нулю разность напряжений на выходах 31 и 32 компара 79 бтора возникающую иэ-эа технологичес)ки или режимно обусловленной несимметрии плеч, компенсируя любую не/симметрию усилителя изменением сопротивления нагрузочных МОП-транзисторов27 и 28.Действительно, предположим, что,иэ-за разброса технологических параметров пороговое напряжение транзистора 23 больше, чем транзистора 24,В режиме автокорреляции, когда назатворы этих транзисторов входов 33и 35. подано одно и то же напряжение,проводимость транзистора 23 меньше,чем транзистора 24 и на выходе 3потенциал устанавливается выше, чемна выходе 32.Напряжения с выходов 31 и 32 черезоткрытые, транзисторы 41 и 42 подаютсяна входы 7 и 18, уменьшая проводимость транзистора 5 относительнотранзистора 6.Напряжение на выходе 15 превышаетнапряжение на выходе 16 и через конденсаторы 11 и 12 передается иа затворы 29 и 30 нагрузочных МОП-транзисторов 27 и 28 стремясь ликвидировать первоначальную несимметрию напряжений на выходах 31 и 32,Эта же обратная связь удерживаеткомпаратор в устойчивом сбалансированном состоянии в активной области.Автокорректировка, т.е. выравнивание и симметрирование дифференциальных каскадов, подготавливаеткомпаратор к режиму линейного усиления.Режим линейного усиления начинается, когда на шине 43 появляется низкий уровень напряжения, а на 44 -высокий. Тем самым вход 34 дополнительного дифференциального каскадаотключается от первого входа 35 компаратора и через коммутирующийтранзистор 40 подключается ко второму входу 36 компаратора.Дополнительный дифференциальныйкаскад 19 усиливает равность сигналов, подаваемых на входы 35 и 36 компаратора.В это время транзисторы 41 и 42выключены и связи между выходами 31и 32 дополнительного дифференциального каскада,и входами 17 и 18 основного нет, а общее сбалансированное состояние системы сохраняетсяблагодаря хранению напряжения наконденсаторах 37 и 38.843179 Формула изобретения Таким образом, благодаря введен- ,каскада, сток и исток второго комным связям и элементам повышается мутирующего МОП-транзистора подклюточность компаратора. чены соответственно ко второму входукомпаратора и второму входу дополниЗ тельного дифференциального каскада,затворы третьего и четвертого коммутирующих МОП-транзисторов подключенык входной шине, сток и исток третьегоКомпаратор, содержащий основной коммутирующего МОП-транзистора подклюи дополнительный дифференциальные 1 в чены соответственно к первому выходу каскады, каждый из которых состоит из дополнительного и первому входу основ-генератора тока в цепи обратной свя- ного дифференциального каскадов, сток зи и двух параллельных дифференциаль- и исток четвертого коммутирующего ных плеч, состоящих из последователь- ИОП-транзистора подключены соответстно включенными управляющего МОП-тран ф венно ко второму выходу дополнительзистора и нагрузочного МОП-транзис- ного и второму входу основного диффетора, включенных между генератором ренциальных каскадов, а первый и втотоха и шиной питания, вход дополни- рой конденсаторы включены между заттельного дифферейциального каскада ворами и стоками управляющих ИОП-трансоединен с первым входом компаратора, 20 зисторов основного дифференциального о т л и ч а ю щ и й с я тем,что,с каскада, а затворы нагрузочных МОП- целью снижения погрешности компаратора транзисторов основного и дополнительв него введены первый и второй конден ного дифференциальных каскадов попарсаторы, первый, второй, третий и чет- но объединены. вертый коммутирующие ИОП-транзисторы, 2 Бпричем затворы первого и второгоого и второго ИОП- Источники информации, транзисторов подключены к перво ипервой и принятые во внимание при экспертизе второй шинам управляющего сигнала, 1. Патент Франции В 2255746, сток и исток первого коммутирующего кл. Н 03 К 3/35, 1975. МОП-транзистора подключены соответственно к первому и второму входам 2. Патент США В 3886468, дополнительного дифференциального кл. Н 03 К 3/353, 1975.843179 Ням 1 1ых Составитель А, ТимоФеевсогоРова ТехРед Т,Маточка КоРРектоР Г. Назарова едак тор 988Пкомитета СССРоткрытийушская наб д. 4 каз 5160/79 ТиражВНИИПИ Государственногопо делам изобретений и113035, Москва, Ж, Р писное ППП "Патент", г, Ужгород, ул. Проектная,4