Аналого-цифровой преобразователь

Союз СоветскихСоциалистическихРеспублик ОП ИСАНИЕИЗОБРЕТЕН ИЯИ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ оц 801242(51)М. Кл. Н 03 К 13/17 Ввудврвтввай квивтвт СССР ав двлви иввбрвтвиий и втврнтий(72) Автор изобретения В, Н, Махов Уральский ордена Трудового Красного Знамениполитехнический институт им, С. М. Кирова(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ Изобретение относится к радиотехнике и предназначено для использования в. спектрометрии ионизирукицих излучений.По основному авт. св. Ит 479245, известно устройство содержащее входной фсрмирователь, выход которого соединен с первым входом коммутатора аналогового сигнала, второй вхаа которого через первый формирователь задержки, усилитель и регулятор соединен с выходом блока формирования управляющих сигна 6 лов, первый вхса которого соединен с первым выходом блока выделения кода, а второй - с первым входом блока функциональной зависимости, первым входом гене 5 ратора веса, первым входом входного формирователя, выходом блока выделения ин тервала, а второй вход соединен со вто рым генератором веса и выходом дискриминатора, вход которого соединен с выходом коммутатора аналогового сигнала и через второй формирователь задержки с первым входом блока сложения, выход которого соединен со вторым входом ре гулятора, а второй вход - через блок функциональной зависимости с выходом генератора веса.Этот преобразователь реализует последовательное умножение остатков и имеетцва режима работы: основной - иэмери 1тельный и дополнительный - режим ликеаризации характеристики преобразователя 1,Однако погрешность эталонов вносктошибку в процесс коррекции коэффициента передачи кодирующего тракта и не позволяет с необходимой точностью устанавливать его значение.Цель изобретения - повышение точности и быстродействия преобразования.Поставленная цель достигается тем,что в аналого-цифровой преобразователь,содержащий входной формирователь, выход которого соединен с первым входомкоммутатора аналогового сигнапа, второйвход которого через первый формирователь задержки, усилитель и регулятор соединен с выходом блока формирования уп з 80 равляюших сигналов, первый вход которого соединен с первым выходом блока вы-, деления кода, а второй - с первым входом блока функциональной зависимости, первым входом генератора веса, первым входом входного формирователя, выходом блока выделения интервала и с первымвходом блока выделения кода, выход кот рого соединенсо входом блока выделения интервала, а второй вход соединен со вторым генератора веса и выходом дискриминатора, вход которого соединен с выходом коммутатора аналогового сигнала и черезвторой формирователь задержки с первым входом блока сложения, выход которого соединен со вторым входом регулятора, а второй вход - через блок функциональной зависимости с выходом генератора веса, введены блок управления, блок выделения погрешности эталонов, блок выделения погрешности коэффициента передачи кодируюшего тракта и формирователь эталонной длительности, причем первый вход блока управления подключен ко второму выходу блока выделения кода, второй вход - к выходу блока выделения интервала, а выходы соединены со входами формирователя эталонной длительности, выходы которого соединены соответственно с управляющими входами первого и второго формирователей задержки, при этом выход коммутатора аналогового сигнала соединен с первыми входами блока выделения погрешности эталонов и блока вычисления коэффициента передачи кодирующего тракта, вторые входы которых соединены с выходом блока выделения интервала, а выходы соединены соответственно с третьим входом блока функциональной эави симости и блока формирования управляющих сигналов.На фиг. 1 представлен аналого-цифровой преобразователь, структурная схема,Устройство содержит блок 1 выделения интервала, блок 2 формирования управляющего сигнала, блок 3 функциональной зависимости , входной формирователь 4, генератор 5 веса, первый формирователь 6 задержки, коммутатор 7 аналогового сигнала, блок 8 выделения кода, дискриминатор 9, второй формирователь 10 задержки, усилитель 11, блок 12 сложения, регулятор 13, блок 14 управления, блок 15 выделения погрешности эталонов, блок 16 выделения погрешности коэффициента передачи кодирующего тракта, формирователь 17 эталонной длительности, шину 18 входного сигнала. 1242 4Алгоритм, по которому работает преобразователь, можно представить выражением-а, о,)м,где К - коэффициент передачи кодиру 5 юшего тракта,Причем Ц = Ох при=1; Ооо.для АЦП, которые в процессе преобразования ЦХ используют эталон одного знака, в этом случае От = О, где Опщ величина порога дискриминатора. В случаеиспользования в процессе преобразованиядвух эталонов, одинаковых по амплитудеи разных по знаку О = 1 при О=1,О = -1 при Фт=О, в О=О. В пер 25 вом такте кодирования О величина остатка будет равна Через о тактов величину остатка ОЗО можно представить выражениемО=ДО-ОО )к-Я(соОНв фиг. 2 а представлена таблица изменения кода на выходе блока 8 выделения кода при кодировании величины 2 Ц при разных К; на фиг, 2 б - диаграммы изменения осатка Ц для случаев: К=2, К 2 и К,(2; на фиг. 2 в - диаграммы последовательностей управляющих имя,пульсов Ои О, которые подаются на входы управления блоков 6 и 10 и в соответствии с которыми происходит во времени прщесс преобразования Оу в цифровой эквивалент Н (код).Из табл, 2 а видно, что при кодировании величины 2 ц попучаемый код можно использовать для корректировки коэффициента передачи кодирующего тракта К. Но данный принцип будет справедлив топько в том случае, если величины модулей эталонов равны между собой )-Овт й 11 Ф 0 п , а порог дискриминации остается йостоянным, равным заданному значению. На практике, как показали исследования структур аналого-цифровых преобразователей, основанных нв методе умножения остатков, равенство Ов Г этИнарушается, так как величина ртапонов Ц изменяется в связи с тем5 19 29 25 39 И 49 45 5955 5 80 пературными и динамическими дрейфами используемых элементов и узлов для формирования Оэт, Нестабильность порога дискриминации, в случае использования в процессе преобразования двух эталонов разного знака удается исключить путем использования дискриминатора с коррекцией нулевого уровня и усилителя который ставится перед дискриминаетором, с целью уменьшения в К раэ приведенной неопределенности порога срабатывания дискриминатора, где К коэффициент усиления усилителя.Устройство раоотает следующим образом.Когда закончилось преобразование очередного измеряемого сигнала, проверяется линейность характеристики преобразования. Блок 1 выделения временного интервала переводит блок 8 выделения кода, блок формирования управляющего сигнала 2 и блок 3 функциональной зависимости в режим линеаризации, блокирует входной формирователь 4 и запускает генератор 5 веса. Эталонный импульс с генератора 5 веса поступает на вход блока функциональной зависимости 3 и преобразуется им в случае кодирования в системе счисления с основанием 2 в сигнал противоположной полярности с сохранением амплитуды (инвертируется), функция преобразования задается один раэ ,и остается неизменной в течение всего времени работы преобразователя, Полученная с выхода блока 3 функциональной зависимости величина поступает через формирователь 6 задержки на вход коммутатора 7 аналогового сигнала и далее начинается кодирование этого сиг-. нала, которое происходит таким же обрезом, как и кодирование измеряемого сиг нала. Полученный код преобразованной величины сравнивается с идеальным кодом этой величины и полученная ошибке (разность кодов) подается блоком 8 ыа вход блока управления и блока формирования управляющего сигнала, Этот блок вырабатывает управляющий сигнал, соответствующий полученной ошибке. Этим сигналом корректируется коэффициент передачи кодирующего тракта и, тем самым улучшается линейность характеристики преобразования. Процесс линеаризации характеристики преобразования разбивается на два этапа. На первом этапе происходит проверка равенства двух эталонов по модулю и проводится соответствующая коррекция величины эталонов до выполнения равенства эталонов по модулю с 1242 Ь необходимой точностью, Для этого на каждом-ом такте кодирования одновременно включаются оба эталона, которые подаются на вход блока 12 сложения.Полученный на выходе блока сложенияил сигнал разности эталонов Ь Ц 9 т-ОЭ,- йф проходит по кодируюшему тракту и усиленный в К раз ( К Ь Ос )поступает на второй вход блока сложения и на вход блока 15 выделения погрешности эталс нов. На втором такте кодирования (точнее, процесса выделения ошибки) величина сигнала на выходе блока сложения будет равна Ар КАОР, Ф Ь О э, Через и тактов величийа сигнала на выходе блокаисложения будет равна А = ) Оэт + +К Ь 09 т + К АЦ 9 т, тахая же вели чина сигнала будет подаваться на вход блока 15 выделения погрешности эталс нов. Полученнаявеличина Ап , характеризующая точность выполнения равенства эталонов по модулю -09 т = ф О" . используется в блсже 3 функциональной зависимости для выполнения необходимой коррекции величины эталонов.Как видно из таблицы (фиг, 2 а), код при кодировании величины 2 Цэт меняется только в случае изменения К в пределах 04 КС 2 и не меняется при изменении К в области КЪ 2. Таким образом, при такой коррекции принципиально невозможно получить К = 2, что необходимо для полного исключения влияния К на линейность характеристики преобразования. Изменение К происходит в блоке 16 выделения погрешности коэффициента передачи тракта. Примером реализации блока 16 может служить стробируемый интегратор (Фиг, 2 г), на суммирующий вход которого подается. в каждом такте процесса коррекции Рва импульса: один - с выхода коммутатора 7, а другой - с внутреннего генератора, причем величина их равна соответственно Э=Оэт Л а )п=2 ОэтЛ . Ключ на входе интегратора открывается только на время коррекции К, Получаемое на выходе интегратора напряжение. Ори = 09 т(К- Ср% где М рн - коэффициент преобразования интегратора. В конце процесса коррекции К будет характеризовать отклонение К от 2 как в сторону больших, так и меньших величин, и может использоваться в блоке 2 для формирования управляющего сигнала, изменяющего посредством регулятора 13 величину коэффициента передачи коднруюшего тракта К, В качестве формирователя 6 задержки может быть использована простейшая ячейка9 8012 ко второму выходу блока выделения кода, второй вход - к выходу блока выа,ленин интервала, н выходы соединены со входами формирователя эталонной длительности, выходы которого соединены соответственно с управляющими входами первого и второго фсрмирователей первого и втсрого форьирователей задержки, при этом выход коммутатора аналогового сигнала соеди- нен с первым входом блока выделенияпогрешности эталонов и блока вычисления коэффициента передачи кодирующего трак 42 10та, вгарые входы которых соединены с выходом блока выделения интервала, а выходы соединены соответственно с третьим входом блока функциональной зависимости и блока формирования управляющих сигналов,Источники информации принятые во внимание при экспертизе 1, Авторское свидетельство СССР479246, кл. Н 03 К 13/17,03. 10,72.801242ф1 Ир Составительктор Л. Пчелинская Техред М. Л Тираж 999твенного комитета ССретений и открытий35, Раушская наб., д,аказ 10455/ 77 ВНИИПИ Государ по делам изоб 113035, Москва, Ж дпис илиал ППП "Патент", г. Ужгород, ул, Проектная У рр Ь 1 уд р 1 8 У