Регистр сдвига

Союз Советских Социалистических РеспубликОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ио 771724(51)М. Кл.з 6, 11 С 19/00 Государственный комитет СССР по делам изобретений и открытий(53) УДК 681. 327.66(088.8) Дата опубликования описания 181080(72) Авторы изобретения Н. Д. Дубовой, С. А. Поволоцкий и А. А. Сазонов Московский институт электронной техники(54) РЕГИСТР СДВИГА Изобретение относится к вычислительной технике и может найти применение в различного типа системах и приборах автоматического контроля, регулирования, а также системах, 5 осуществляющих преобразование дискретной информации.Известен однотактный регистр сдвига 1, который содержит в каждом разряде основной и вспомогательный 10 триггеры с раздельными входами выполненные на элементах И-ИЛИ-НЕ и дополнительный элемент ИЛИ-НЕ, входы которого соединены с выходом основного триггера и шиной сдвига, а вы ход - со входом вспомогательного триггера следующего разряда, у которого второй вход этого же плеча подключен через шину сдвига к одноименному входу вспомогательноготриггера 20 предыдущего разряда и двум входам противоположных плеч основных тригге-, ров,.соседние входы которых.подклюЧены к выходам соответствующих вспомогательных триггеров. 25В этом регистре основной и вспомогательный триггеры управляются разнополярными уровнями тактовых сигналов. Дополнительный элемент ИЛИ-НЕ и дополнительные свободные входы . 30 используются для расширения функциональных возможностей и уменьшения количества входов и связей у используемых элементов.Известен также сдвигающий регистр трехтактного действия 2, который содержит два триггера на разряд, которые выполнены на логических элементах И-НЕ и И-ИЛИ-НЕ, Первый триггер каждого разряда выполнен на элементах 2 ИИЛИ-НЕ и 2 И-НЕ, второй триггер на элементах 2 ИИЛИ-НЕ и НЕ, причем выход элемента 2 И-НЕ первого плеча первого триггера подключен ко вторьж входам обоих элементов 2 И другого плеча того же триггера, а выход элемента НЕ первого плеча второго триггера подключен ко второму входу второго элемента 2 И второго плеча того же триггера. Выход элемента 2 ИИЛИ-НЕ второго плеча второго триггера подключен к первому входу первого Элемента 2 И одноименного плеча первого триггера данного разряда и ко входу элемента НЕ первого плеча второго триггера. Второй вход первого элемента И второго плеча второго триггера соединен с выходом элемента 2 ИИЛИ-НЕ одноименного плеча первого триггера предыдущего разряда, приэтом в каждом разряде вторые входыэлементов 2 И-НЕ первых триггеров подключены к шине первого такта. Первыенходы двух элементов 2 И вторых триггеров подключены к шине второго такта, а первый вход первого элемента 2 Ивторого триггера и перный вход второго элемента 2 И первого триггера подсоединены к шине третьего такта.В этом регистре шина третьего такта используется для разнополярного управления триггерами, а управляющие 10такты на первой и второй шинах появляются поочередно. На первой шине ониФормируются синхронно с положительными уровнями тактовых импульсовтретьего такта, а на второй шине - 15синхронно с отрицательными уровнямитактовых импульсов третьего такта.Эти устройства, несмотря на различия принципиальных схем разрядон,обладают общим недостатком: их внеш Оние тактовые сигналы рассчитываютсяс учетом максимальных задержек, вносимых логическими элементами схемы,В применяемых н настоящее времяв промышленности потенциальных эле-ментах отношение максимальной задержки к минимальной находится н пределах 10-20, поэтому даже частичная реализация работы регистра по реальнымзадержкам элементон позволяет несколько повысить его быстродействие.Из известных регистров наиболееблизким по технической сущности является й-разрядный регистр сдвига 3состоящий из последовательно соединенных разрядон, каждый из которых З 5содержит основной и вспомогательныйтриггеры, выполненные на элементахбазиса И-ИЛИ-НЕ, и выходные каскады, входы которых подключены к формиронателю тактовых импульсов, а ныходы каждого подключены к тактовойшине соответствующей группы разрядоврегистра, причем вспомогательныйтриггер разряда, находящегося награнице раздела групп разрядов регистра, тактируется одновременно отдвух соответствующих выходных каскадон.Каждый разряд регистра сдвигапредставляет собой Й-БС триггерноеустройство, построенное по схеме5 ОИ-Ь с разнополярным управлением,у которого основной и вспомогательный триггеры выполнены на элементахдвухступенчатой логики И-ИЛИ-НЕ.Основной и вспомогательный триггеры тактируются сигналами различнойполярности, что обеспечивает блокировку перезаписи информации во вспомогательный триггер в момент ее записи в основной. После окончания бОтактового импульса блокировка снимается и информация перезаписываетсяиз триггера М н триггер Ь,Недостатком известного регистраявляется то, что его предельное 65 быстродействие ограничено максимальными временными задержками, вносимыми элементами схемы, и длительность его тактовых импульсов расчитывается с учетом максимальных, а не реальных длительностей распространения сигнала, отсутствует также индикация реальных моментов окончания переходных процессов.Кроме того, уход величины задержки логических элементов за нерхний предел, гарантируемый техническими условиями, приводит к возникновению отказов.Целью предлагаемого изобретения является повышение наДежности и быстродействия регистра сдвига за счет обеспечения работы элементов по реальным задержкам, т. е. построение синхронно управляемой схемы регистра сдвига с переменной длительностью такта.Поставленная цель достигается тем, что и регистр сдвига, содержащий в каждом четном разряде основной и вспомогательный триггеры, а в каждом нечетном разряде основной триггер, формирователи тактовых сигналов,выходы которых соединены с соответствующими тактовыми шинами, управляющую шину сдвига, введены дешифраторы окончания переходных процессов и шина окончания переходных процессов, соединенная с первыми входами первого, второго и выходом третьего Формирователей тактовых сигналон, вторые входы первого, второго и первый вход третьего формиронателей тактовых сигналов подключены соответственно к выходам первого, второго и третьего дешифраторон окончания переходных процессов, первые входы второго дешифратора окончания переходных процессов соединены с первыми входами основных триггеров нечетных разрядов, вторые входы второго дешифратора окончания переходных процессов соединены с выходами основных триггеров нечетных разрядов, первые нходы и выходы основных и вспомогательных триггеров четных разрядов соединены соответственно с первыми и вторыми входами первого и третьего дешифраторон окончания переходных процессов, вторые входы нспомогательных триггеров четных разрядов соединены с первой тактовой шиной, шиной окончания переходных процессов и третьим входом третьего дешифратора, вторые входы основных триггеров нечетных разрядов подключены к второй тактовой шине и к третьему входу второго дешифратора окончания переходных процессон, вторые входы основных триггеров четных разрядов соединены с третьей тактовой шиной и третьим входом первого дешифратора окончания переходных процессов, третий вход первого формирователя тактовых сиг 771724алов соединен с управлящей шинойсдвига, выход первого формирователятактовых сигналов соединен с вторым входом третьего формирователя тактовых сигналов и вторым входом второго формиронателя тактовых сигналов,а третий вход которого соединен счетвертым входом первого формирователя тактовых сигналов.ЭНа чертеже представлена функциональная схема регистра сдвига.Регистр сдвига содержит разряды1.1-1,п, четные разряды 1,1-1.1 выполнены на основных и вспомогательных триггерах 2 и 3, а нечетныетолько на основных триггерах 2, формирователи 4-6 тактовых сигналов, дешифраторы 7-9 окончания переходныхпроцессов, шину 10 окончания переходных процессов и управляющую шинусдвига 11, ВБ-триггер 12,Регистр сдвига работает следующимобразом, В исходном состоянии нулевойлогический уронень(на управляющейшине сдвига 11) на выходах формирователей 4 и 5 присутствуют высокие ло-гические уровни, а на ныходе третьегоформирователя б - низкий логическийуровень, Эти логические уровни формирователей 4-6 поступают на одноименные им дешифраторы 7-9 устананливают дешифраторы 7 и 8 н нулевыесостояния, а третий дешифратор 9 - вединичное состояние. Вспомогательныетриггеры 3 каждого четного разряда1 (1 +1) дублируют информационноесодержимое своих основных триггеров2, На шине 10 окончания переходныхпроцессов, подключенной к выходу. формирователя б, будет низкий логическийуровень, На входе первого формирователя 4, подключенного к выходу третьего дешифратора 9, присутствуетположительный уровень, В это исходное состояние регистр устанавливается автоматически, независимо от содержимого записанной в него информации. При поступлении импульса положительной полярности на управляющуюшину сдвига 11 на выходе формирователя 4 Формируется низкий уровень,являющийся тактовым импульсоМ для фгруппы основных триггеров 2 четныхразрядов 1 (1+1) регистра, которыйустанавливает третий Формирователь 6в состояние с высоким уровнем несмотря на то, что при. этом на выходедешифратора 9 формируется низкийуровень, первый формирователь 4 продолжает оставаться н нулевом состоянии за счет положительных уровней наобоих его входах, поступающих черезобратные связи от второго и третьегоформирователей 5 и 6. Этот тактовый сигнал осуществляет перезаписьинформации иэ группы триггеров 2нечетных разрядов 11 в группу основных триггерон 2 четных разрядов 1.б 5 держки указанных элементов могутбыть выше их минимальных значений. которых продолжает сохраняться вдублирующих их вспомогательных триггерах 3. По окончании переходныхпроцессов, связанных с перезаписьюинформации в основные триггеры 2четных разрядов 1 (1+1),на выходе пер ного дешифратора 7 формируется высокий уровень, который поступаетна вход второго формирователя 5 иформирует на его выходе нулевой уровеньТактовый сигнал, сформирован ный на выходе второго формирователя5, осуществляет перезапись входнойинформации регистра и информации иэвспомогательных триггерон .3 в триггеры 2 нечетных раэрядон 1. 1 иустанавливает формирователи 4-6 нновое (нторое устойчивое состояние,при котором первый формирователь 4переключается в состояние с высокимуровнем, а третий формирователь бпродолжает сохранять высокий уровень.Происходящее при этом изменениена выходе первого дешифратора 7 высокого уровня на низкий уже не нарушает нового установившегося устойчивого состояния формирователей 4-6.После окончания переходных процессов,вызванных этой перезаписью, на выходе второго дешифратора 8 формируется высокий уровень, который поступаетна вход третьего формирователя б иизменяет его прежнее состояние с высоким уровнем на новое с низким уровнем. При этом формирователи 4-6 устанавливаются н третье устойчивое состояние, эквивалентное исходному сос тоянию, рассмотренному выше. На этомпроцесс записи входной информации регистра н его первый разряд и сдвигранее записанной информации в соседние разряды окончен.4 О Для подготовки исходного состояния следующего цикла сдвига необходимо переписать во вспомогательныетриггеры 3 четных разрядов 1(1 +1)новое информационное содержимое ихосновных триггеров 2. Эта перезаписьосуществляется тактовым сигналом,формируемым третьим формирователем 6.Одновременно этот тактовый сигналотрицательной полярности поступаетчерез шину 10 окончания переходныхпроцессов на Формирователь управляющих скгналон (на чертеже не показан) к разрешает ему снятие текущего управляющего сигнала с управляющей шины сдвига 11 и Формирование следующего очередного. Нри этом промежуток времени между окончанием текущего и началом следующего очередного управляющего сигнала может быть выбран равным сумме минимальных задержек переключения элементов, нходящих н соотав вспомогательных триггеров 3 и третьего дешифратора 9.В действительности реальные за771724 45 50 55 ЬО б 5 В результате следующий очередной управляющий сигнал поступает на шину сдвига 11 раньше, чем успевает закончиться перезапись информации во вспомогательные триггеры 3. Однако он не изменяет исходного устойчивого состояния формирователей 4-6 до тех пор, пока не заканчивается перезапись и на выходе третьего дешифратора 9 не появляется разрешающий высокий уровень, после чего начинается вто рой цикл сдвига.Таким образом, изменение в процессе работы регистра задержек переключения составляющих его элементов сказывается только на изменении длительности управляющих сигналов, что приводит только к некоторому замедлению его работы.При необходимости сочленения предлагаемого регистра с формирователями управляющих сигналов, которые не могут управляться сигналами от шины 10, необходимо использовать в схеме регистра дополнительный К 5-триггер 12. Адреса переключения .еговходов и выходов показаны на чертеже пунктиром. Этот триггер устанавливается в разрешающее состояние отрицательным уровнем управляющего сигнала, а обнуляется тактовым сигналом, формируемым вторым Формирователем 5. В том случае, когда к моменту окончания текущего цикла сдвига управляющий сигнал не будет снят с шины сдвига 11, триггер 12, находясь в обнуленном состоянии, будет запрещать дальнейшее функционирование регистра до тех пор, пока не будет снят текущий управляющий сигнал. При снятии текущего управляющего сигнала триггер 12 устанавливается в разрешающее состояние для следующего очередного управляющего сигнала.Для увеличения быстродействия регистра сначала Формируется очередной тактовый импульс,и только затем снимается предыдущий тактовый импульс. Для исключения опасных состояний в регистре необходимо, чтобы максимальные задержки переключения элементов Формирователей не превышали минимальных задержек переключения триггерных элементов. С целью удовлетворения этого ограничения и повышения нагрузочкой способности выходных каскадов для иХ построения может быть использована, например, 130 серия, а для построения триггеров - 134 серия ТТЛ элементов.При построенйи предложенного регистра на элементах с произвольным быстродействием необходимо осуществлять дополнительное тактирование триггеров от формирователей предшествующего такта, к-к это показано пунктиром на чертеже. При этом триггеры регистра могут полностью переключаться в новое положение только 5 О 15 20 25 ЗО 40,после снятия импульсов предшествующего такта.Для реализации дешифраторов могут быть использованы, например, элементы И-ИЛИ-НЕ с воэможностью расширения по ИЛИ и элементы И с возможностью подключения по ИЛИ. Однако у серийно выпускаемых микросхем коэффициент расширения по ИЛИ ограничен величиной, укаэанной в технических условиях. Поэтому при увеличении длины регистра каждая группа триггеров будет иметь несколько дешифраторов, у которых вход каждого дополнительного дешифратора подключается к дополнительным входам элементов И выходных каскадов.В предложенном регистре возможна организация также двухтактного цикла сдвига. При такой реализации необходимы только два выходных каскада и два дешифратора, но общее количество.используемых элементов И-ИЛИ-НЕ возрастает примерно на 1/4 и схемы дешифраторов получаются многоступенчатыми. Появление дополнительных ступеней в. трактах дешифраторов основных и вспомогательных триггеров не позволяет достигнуть дальнейшего увеличения быстродействия регистра за счет изъятия третьего такта.Технико-экономическая эффективность регистра сдвига заключается в том, что за счет незначительного усложнения его структуры возможно получить следующие преимущества по сравнению с прототипом.Правильность Функционирования регистра сдвига не зависит от технологических и эксплуатационных разбросов временных задержек составляющих его элементов.Изменение физических параметров схемы под влиянием изменения внешних условий или старения не приводит к выходу схемы из строя, а лишь изменяет скорость ее работы. Длительность такта работы устройства равна реальной длительности переходного процесса в нем, и, следовательно, устройство работает на предельно возможной скорости.Выход из строя элемента схемы эквивалентен незавершению переходного процесса, что приводит к остановке устройства и исключает неправильное срабатывание.факт незавершения переходного процесса в течение установленного критического времени говорит о неисправности схемы. Поэтому сравнительно простыми средствами можно организовать автоматическую диагностику и локализацию неисправностей.Наличие сигнала окончания переходных процессов позволяет проводить автономную проверку узлов регистра, Регистр не требует специальных средствпри сочленении его с другими устройствами, имеющими отличающиеся временные характеристики, Это облегчает модернизацию существующих устройств путем замены в них имеющихся регистров на предлагаемый. Все это в целом позволяет повысить надежность и быстродействие устройства.формула изобретенияРегистр сдвига, содержащий в каждом четном, разряде основной и вспомогательный триггеры, а в каждом нечетном разряде основной триггер, Формирователи тактовых сигналов, выходы которых соединены с соответствующими тактовыми шинами, управляющую шину сдвига, о т л и ч а ющ и й с я тем, что, с целью повышения надежности и быстродействия регистра сдвига, в него введены дешифраторы окончания переходовых процессов и шина окончания переходных процессов, соединенная с первыми входами первого, второго и выходом третье го формирователей тактовых сигналов, вторые входы первого, второго и первый вход третьего формирователей тактовых сигналов подключены соответственно к выходам первого, второго и третьего дешифраторов окончания переходных процессов, первые входы второго дешифратора окончания переходных процессов соединены с первыми входами основных триггеров нечетных разрядов, вторые входы второго дешифратора окончания переходных процессов соединены с выходами основных триггеров. нечетных разрядов, первые входы и выходы основных и вспомогательных триггеров четных разрядовсоединены соответственно с первымии вторыми входами первого и третьегодешифраторов окончания переходных 5 процессов, вторые входы вспомогательных триггеров четных разрядов соединены с первой тактовой шиной, шиной окончания переходных процессови третьим входом третьего дешифрато О ра, вторые входы основных триггеровнечетных разрядов подключены ко второй тактовой шине и к третьему входувторого дешифратора окончания переходных процессов, вторые входы основных триггеров четных разрядовсоединены с третьей тактовой шинойи третьим входом первого дешифратораокончания переходных процессов, третий вход первого Формирователя тактовых сигналов соединен с управляющей шиной сдвига, выход первого ФормирВвателя тактовых сигналов соединен со вторым входом третьего формирователя тактовых сигналов и вторымвходом второго формирователя тактовых сигналов, третий вход которогосоединен с четвертым входом первогоформирователя тактовых сигналов. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 350049, кл. С 11 С 19/00 1969.2. Авторское свидетельство СССРР 427387, кл. С 11 С 19/00 1971.35 3. Авторское свидетельство СССРР 527744, кл, 5, 11 С 19/00 1973