Устройство для фазирования аппаратуры передачи информации циклическим кодом

(43) Опубликовано ааударстаенай квинтетСввете Меееатраа СССРаа делам ееабретеаееи атаритай5.07.75 Бюллетень Эй 2 ванин онисания 21-04.76 опублико 45 72) Авторы изобретен ейхман и Е, Б, Бродска 1) Заявите ПЕРЕДАЮШЕИ ТРОИСТВО ДЛЯ ФАЗИРОВАНИЯ АППАРАТУР ИНФОРМАЦИЮ ЦИКЛИЧЕСКИМ КО, 20 Изобретение относится к телеграфнойсвязи,Известно устройство для фазированияаппаратуры, передающий информацию циклическим кодом, содержашее сдвигающийрегистр с формирователем сбрасывающихимпульсов, а также счетчик с запрещающим элементом, триггер, запрещающий фаэирование, и задерживающие элементы.Однако в известном устройстве фазирование осуществляется путем последо-вательных сдвигов информационных комбинаций только в сторону запаздывания.При этом, если проверка начинается че-рез небольшое количество символов (посравнению с числом сим олов в комбинации) после стыка двух информационныхкомбинаций, то время вхождения в синхронизм будет значительным.Целью изобретения является уменьшение времени вхождения в синхронизм,Для этого в устройство введены дешифратор, определитель направления фазирования, два элемента совпадения, триггеропережающего фазирования й запоминающая ячейка, причем входы дешифратора подключены к выходам сдвигающего регистра, а выходы классификации ошибок дешифратора соединены с входами определителя направления фазирования, выходы ко торого подключены соответственно к вхсьдам элементов совпадения, к другим входам которых подключен выход обнаружения появления ошибок дешифратора, выходы каждого из элементов совпадения соединены соответственно с входами триггера запрещающего. фазирования, причем выход последнего соединен с входом счетчика, формирователя сбрасываюших импульсов и через задерживающий элемент - с входами счетчика эапоминаюшей ячейки , соединен с информационным входом уст: ройства, а ее выход - с сдвигающим ре гистром.Кроме того, определитель направления фазирования содержит две цепочки из последовательно соединенных элементов ИЛИ, вентилей и установочных триггеров, 1нулевые выходы которых перекрестно соединены с вторыми входами вентилей ивходами элемента совпадения, подключен ного через триггер к вторым входам элементов ИЛИ.Изобретение пояснено чертежами.На фиг. 1 приведена структурная электрическая схема устройства; на фиг. 2 -структурная электрическая схема определителя направления фазирования; на фиг 3 - ,, запоминающая ячейка,Устройство для фазирования аппаратуры, передающей информацию циклическимкодом, содержит сдвигающий регистр 1,в состав которого входят два сумматора12 и 3 и триггерные ячейки 4, 5, 6, счетчик 7 тактовых импульсов, запрещающийэлемент 8, формирователь 9 импульсовсброса, триггер 10 запрещающего фазирования, задерживающие элементы 11,12, 13, формирователь 14, дешифраторклассификации ошибок 15, определительнаправления фазирования 16, два элемента И 17 и 18, триггер опережающего фазирования 19 и запоминающую 20 ячейку.Определитель направления фазирования16 (см, фиг. 2) содержит установочныегтриггеры 21, 22, на одни входы которыхподается сбрасываюший импульс, элементИЛИ 23, вентиль 24, элемент ИЛИ 25,1вентиль 26, элемент совпадения 27 итриггер 28,Запоминающая ячейка 20 (см. фиг. 3)содержит триггер 29 и элементы И 30,31.Устройство работает следующим образом.Информационная последовательностьсигналов поступает в сдвигающий регистр1 и обрабатывается в нем.После записи последнего разряда, делимого в регистр 1, в нем получаетсяокончательный остаток или, если комбинация относится к разрешенным кодовымкомбинациям, регистр 1 переходит в нулевое состояние.Второй импульс первой тактовой частоты пропускает через дешифратор 15 сигналы с первых триггеров ячеек регист,ра 1,Если триггерные ячейки регистра 1после записи последнего разряда делимо го находятся в нулевом состоянии, тосигнал на выходе дешифратора 15 отсутствует; запись импульсов в счетчик 7и информационных сигналов в регистр 1происходит без изменения.Еслиже при записи в регистр 1 последнего разряда делимого не все триггерыв реги".стре 1 устанавливаются в нулевое состояние,40то сигнал в зависимости от состоя 1ния,триггерных ячеек 4-6 появится навыходе 15/4 и на одном из выходов15/1, 15/2, 15/3 классификации ошибокдешифратора 15.Перед началом каждого цикла вхождения в синхронизм импульс устанавливает триггеры 10, 19 и установочныетриггеры 21 и 22 (см, фиг. 2) опредер лителя направления фазирования 16 внулевое состояние,Если первый сигнал появляется навыходе 15/1 дешифратора классификацииошибок 15, то он поступает на элементц ИЛИ 23,определителя 16 (см. фиг, 2),,проходит вентиль 24 и переводит установочный триггер 21 определителя 16 вединичное состояние, поступая на элементИ 17,Сюда же приходит сигнал с выхода 15/4 появления ошибок дешифратора,у, -й импульс первой тактовой частоты, прошедший элементы 12 и 13,переводит триггер .19 в нулевое состояние.При этом выдается импульс в формирователь 9 импульсов сброса и записываетсячетырнадцатый импульс в счетчик 7,ЯИмпульс, подаваемый с формирователя9 импульсов сбросаперекрывает четырнадцатый импульс, выдаваемый счетчиком 7на регистр 1, и переводит триггерныеячейки 4, 5, 6 регистра 1 в нулевое со-стояние,Импульс с триггера 19, прошедшийзадерживающий элемент 11, записывает 35 40 45 50 55 60 первый импульс в счетчик 7 (следующий отсчет) и переводит триггер запоминающей ячейки 20, в которую записан И -й элемент предыдущей комбинации, в нулевое состояние, пропуская сигнал с триггера 29 (см, фиг, 3) через . элемент И 30 запоминающей ячейки 20, При этом в регистр 1 производится запись элемента предыдущей комбинации в первый триггер ячейки 4.Первый импульс, записанный в счетчик 7, переводит первый триггер ячейки 4 в нулевое состояние, при этом производится запись сигнала во второй триггер ячейки 4.Следующий от генератора тактовых импульсов (ГТИ) импульс записывает в счетчик 7 второй импульс, Этот импульс второй тактовой частоты переводит и нулевое состояние триггерную ячейку 4 и записывает сигнал в триггерную ячейку 5 и т. д.Таким образом, п, -й элемент предыдущей комбинации записывается как старший разряд следующей и происходит сдвиг информационной последовательности сигналов на один такт в сторону опережения,Если первый сигнал поивипсана выходе 15/3 классификации ошибок дешифраторв 15, то этот сигнал проходит элементИЛИ 25 Определителя и через вентиль26 поступает на установочный триггер, 22, переводя его в единичное состояние,Сигнал с триггера 22 определителя 16поступает, нв элемент И 18, сюда же приходит сигнал с выхода 15/4 дешифрвтора 15.О -й импульс первой тактовой частоты,пройдя элемент 12,поступает на входалемента И 18 и при данной ситуациипереводит триггер 10 в единичное состо. яние,Ц -й импульс второй тактовой часто;ты переводит триггер 10 в нулевое состо-.яние, при зтом сигнал с выхода триггера10 подается на формирователь 14. С фор-мирователя 14 сигнал поступает на формирователь 9 импульсов сброса и элемент 8,формирователь 9 подает на регистр 1импульс, перекрывающий во времени сле 1 дуюший информационный сигнал, и переводит триггерные ячейки 4, 5, 6 регистра 1 в нулевое состояние,Сигнал с формирователя 14 не пропускает через элемент 8 два импульса ГТИ,и таким образом, счетчик 7 начинает от,счет следующих четырнадцати импульсовна такт позже, проверка регистра 1 сдвигается на один такт в сторону запаздыва- .,ния.Если первый сигнал появляется на выходе 15/2 дешифрвтора 15, то этот сигнал через элемент совпадении 27 (см.фиг, 2) определителя 16 проходит насчетный вход триггера 28 и переводит егов противоположное состояние.Триггер 28 может изменить свое состояние только один раэ эа цикл. Причемблагодаря подключению и счетному входутриггера 28 его состояние изменяетсячерез цикл.Сигнал с триггера 28 проходит черезэлемент ИЛИ 23 или через элемент ИЛИ25 определителя 16 и осуществляет сдвигна такт в сторону опережения или на тактв сторону запаздывания,Если один иэ установочных триггеров21 или 22 определителя 16 перешел водиночное состояние, то данный триггерсохраняет это состояние в течение всегоцикла фазирования, причем другой из этихтриггеров уже не может перейти в единичное состояние, так как сигнал не пройдетчерез вентиль 24 или 26 определителя 161 ю на который подается сигнал с нулевоговыхода, первого триггера,Таким образом, благодаря определителю 16 решение о направлении фазирова"5 ния принимается один раз за цикл.Если при следующей проверке регистра1 сигнал не появится на выходах дешифрв,тора 15, то триггеры 10 и 19 будут находится в нулевом состоянии, проходящаяЮ информация будет поступать в регистр 1и синфазно импульсы от ГТИ будут поступать в счетчик 7,Если же регистр 1 будет содержатьостаток, сигнал с выхода 15/2 дешифратор ра 15 при подаче Ц -го импульса первойтактовой частоты, прошедшего элемента12, пройдет с выхода установочного триггера 21 или 22 определителя 16, приведенного в единичное состояние, через элеЗ) мент И 17 или 18 на триггер 19 или 10,управляющие сигналы с которого будут осуществлять сдвиг в;:том же направлении,в каком был осуществлен первоначальный,и т. д, до тех пор, пока нв выходах дешифраторв 15 сигналы будут отсутствовать, т,е. записанный в регистре остаток будетравен нулю.Таким образом, предложенное устройство для фазирования позволяет уменьшитьО время вхождения в синхронизм за счетосуществления фвзировання квк в с.оронузапаздывания, так и в сторону опережения,Предмет изобретения, Устройство для фазирования аппаратуры, передающей информацию циклическим ко,дом, содержащее сдвигающий регистр с формирователем сбрасываюших импульсов, а также счетчик с элементом НЕТ, триггер, запрещающий фазирование, и задерживающие элементы, о т л и ч а ю щ е е с я тем, что, с целью уменьшения времени вхождения в синхронизм, в него введены дешифратор, определитель направления фвзироввния, два элемента, И, триггер опережающего фазирования и запоминающая ячейка, причем входы дешифрвторв подклю чены к выходам сдвигаюшего регистра, а выходы классификации ошибок дешифратора соединены с входами определителя направления фазирования, выходы которого подключены соответственно к входам элементов И, к другим входам которого подключен выход обнаружения появления ошибок, дешифратора, выходы каждого из элемен-тов И соединены соответственно с входами триггера, запрещающего фазирование, и триггера опережающего фвзирования, при- чеМ восход последнего соединен с входомсчетчика, формирователя сбрасывающих импульсов и через задерживающий элементе с входами счетчика и запоминающей ячей-. ки соединен с информационным входом устройства, а ее выход-с сдвигающим ре гистром.2. Устройство по п. 1, о т л и ч а ющ е е с я тем, что определитель направ 8ленин фазирования содержит две цепочки из последовательно соединенных элемен тов ИЛИ, вентилей и установочных триггеров, нулевые выходы которых перекрестб но соединены с вторыйи входами вентилейи с входами элемента совпадения, подключенного через триггер к вторым входам элементов ИЛИ.