Знакоформирующее устройство

(51)5 6 09 Г 1/ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯ Нача Знака Усл АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Отдельное конструкторское бюро Лианозовского электромеханического завода(56) Авторское свидетельство СССРМ 1259330, кл. 6 09 6 1/08, 1984.(57) Изобретение относится к области автоматики г вычислительной техники,вчастности предназначено для использования в устройствах отображения информации на экране электронно-лучевой трубки. Цель изобретения - повышение быстродействия, которое достигается тем, что в знакоформирующее устройство введены второй блок 14 памяти, формирователь 15 импульсов, третий 16 и четвертый 17 счетчики, первый 18 и второй 19 сумматоры-вычитатели, Код координат Х, У начала отрезка контура знака формируется в блоке.1 памяти, Код отрезков контура знака формируется счетчиками 16 и 17, В сумматорах-вычислителях 18 и 19 происходит сложение кода начала отрезка с кодом отрезка или вычитание из кода начала отрезка кода отрезка. 6 ил.10 15 20 25 30 35 40 45 50 Изобретение относится к автоматике и вычислительной технике, в частности предназначено для использования в устройствах отображения информации на экране электронно-лучевой трубки (ЭЛТ) и является усовершенствованием основного изобретения по авт. св. М 1259330.Цель изобретения - повышение быстродействия устройства. На фиг, 1 представлена функциональная схема знакоформирующего устройства; на фиг. 2- функциональная схема формирователя импульсов; на фиг, 3 - функциональная схема сумматора-вычитателя; на фиг. 4- схема блока памяти; на фиг;5 - представлен контур цифры 2; на фиг. 6-таблицы для программирования постоянной памяти.3 накоформирующее устройство содержит входной регистр 1, дешифратор 2 признаков знаков, блок 3 элементов НЕ,первый блок 4 памяти, генератор 5 импульсов, элемент И 6, триггер 7, преобразователь 8 кодов последовательности импульсов в двоичный код, элемент ИЛИ 9, первый счетчик 10, второй счетчик 11, цифроаналоговый преобразователь (ЦАП) 12 (по координате Х), цифроаналоговый преобразователь (ЦАП) 13 (по координате У), второй блок 14 . памяти, формирователь 15 импульсов, третий счетчик 16, четвертый счетчик 17, первый сумматор-вычитатель 18, второй сумматор-вычитатель 19,Позициями 20 обозначены информационные входы устройства (код знаков), 21 - вход сигнала "Уст. 0", 22 - вход импульса "Начало знака", 23 - 26 - выходы устройства, соответственно напряжения разверткипо координатам Х и У, сигналов синхронизации и импульсов подсвета. Формирователь 15 импульсов содержит элемент ИЛИ 27, двоичный счетчик 28, дешифратор 29, элементы И 30. и 31.Сумматор-вычитатель 18 (1 9) содержит блоки 32 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 33 (две микросхемы 533 ЛП 5) и сумматор 34 с ускоренным переносом (две микросхемы 533 ИМ 6).Первый блок 4 постоянной памяти содержит ячейки памяти 35, выполненные на микросхемах 556 РТ 5,Позициями 36 - 42 обозначены точки контура знака цифры 2.3 накоформирующее устройство работает следующим образом; Импульсом, проходящим по входу 21 "Уст. 0" на установочные входы первого 10 и второго 11 счетчиков (двоичных), а через элемент ИЛИ 9 - на вход триггера 7 (ЯЯ- триггера) и установочный вход преобразователя 8 последовательности импульсов в двоичный код, первый 10 и второй 11 счетчики и преобразователь 8 устанавливаются в нулевое состояние, йЯ-триггер 7 - в положение, при котором на информационный вход преобразователя 8 через элемент И 6 с генератора 5 импульсов не проходят тактовые импульсы.Импульсом "Начало знака" по входу 22 код знаков записывается во входной регистр 1, а КЗ-триггер 7 перебрасывает.в положение, при котором тактовые импульсы частоты повторения Р поступают на информационный вход преобразователя 8. Старшие разряды кода знаков с первой группы выходов входного регистра .1 поступают на вход дешифратора 2 признаков знаков и преобразуются в признаки группы знаков, которые поступают на управляющие входы первого и второго 14 блоков (постоянной) памяти (на входы разрешения выборки Ч 1 Чг микросхем 556 РТ 5, а инвертированные признаки групп знаков поступают на входы Чз Ч 4 этих же микросхем).На первые адресные входы первого 4 и второго 14 блоков постоянной памяти (адресные входы Ао - Аз микросхем 556 РТ 5) поступают младшие разряды кода знаков от первой группы выходов входного регистра 1, а на вторые адресные входы (адресные входы А 4 - Аа микросхем 556 РТ 5) - с выходов преобразователя 8 поступает код отрезков знаков.Первый блок 4 постоянной памяти формирует код Х и код У начало отрезка контура знака (точки 37 - 43 контура знака цифры 2), напряжение подсвета знака и импульс конца знака (синхронизация).Второй блок 14 постоянной памяти вырабатывает импульсы, из которых в формирователе 15 импульсов формируются сигналы для управления работой третьего 16 и четвертого 17 (двоичных) счетчиков и сигналы, управляющие работой первого 18 и второго 19 сумматоров-вычитателей. На входы элемента ИЛИ 27 и на первые входы элементов И 30 и 31 поступают сигналы от второго блока 14 постоянной памяти. Выход элемента ИЛИ 27 соединен с установочным входом двоичного счетчика 28, на счетный вход которого от генератора 5 поступают импульсы с частотой повторения 4 Р. Выходы счетчика 28 соединены со входами дешифратора 29, выход дешифратора соединен со вторыми входами элементов И 30 и 31, выходы которых являются выходами формирователя 15 импульсов, поступающими на установочные входы третьего 16 и четвертого 17 счетчиков.Пример таблиц программирования мик- единицу. Выходной код счетчика 10 пос 1 уросхем 556 РТ 5 первого 4 и второго 14 бло- пает на входы старших разрядов преобразоков постоянной памяти приведен на фиг. 6, вателя 12 кода по координате Х. ПриНа.счетные входы третьего 16 и четвер- изменении кода на входе преобразователятого 17 счетчиков поданы от генератора 5 на единицу, на его выходе появится стуимпульсы частоой 4 Е, В сумматоре-вычита- . 5 пенька напряжения, йа которой будет фортеле 18 код У начала отрезка контура знака мироваться развертка следующего знака посуммируется с кодом отрезка, поступаю- координате Х,щим от третьего счетчика 16, если на управ- Импульс "Конец. знака", поступает с выляющийвходсвторогоблока 14 постоянной хода 25 устройства в блок управления напамяти поступает сигнал напряжения логи чертеже не показан), который вырабатываетческого нуля ("Лог, 0"), или вычитается, если сигнал об окончанийформирования знака,управляющий сигнал имеет напряжение ло- Через 2 мкс на вход 22 от блока упраФФк управгическои единицы ( Лог. 1"). ления поступает новый импульс и процессНа информационные входы полного формирования знака повторяется.сумматора 34 с ускоренным переносом по Процесс повторения формированияступает код У начала отрезка, а на входы развертокзнаковпроходйтдотехпор, покаблока 32 элементов ИСКЛЮЧАЮЩИХ ИЛИ не сформируется последний знак в строке,33 поступает кодс выхода третьего счетчика . По окончании формирования развертки по 16, При поступлении со второго блока 14 следнего знака в строке с выхода счетчикапостояйной памяти по управляющему входу . 20 10 на вход счетчика 11 поступает импульс, внапряжения "Лог. О" код с выхода третьего результате которого код на выходе счетчикасчетчика 16 через блок 32 элементов ИСК изменится на единицу, Выходной кодЛЮЧАЮЩИХ ИЛИ 33 проходитна вторые счетчика 11, поступая на старшие разрядыинформационныевыходыполногосуммато- . преобразователя 13 кода по координате У,ра 34 с ускоренным переносом и в нем про сформирует в преобразователе ступенькуисходит сложение, при наличии на напряжения,управляющем входе "Лог, 1" код с выхода Формирование напряжения развертоктретьего счетчика 16 в блоке 32 элементов знаков; напряжения ступенек в строке и наИСКЛЮЧАЮЩИХ ИЛИ 33 преобразуется в пряжения ступенек строк повторяется и будополнительный код, который поступает на 30 дет повторяться до тех пор, пока невторые информационные входы полного сформируется последний знак впоследней.сумматора 34 с ускоренным переносом, в строке.сумматоре из кода У начала отрезка вычи- Изобретение позволяет повысить бысттался код с выхода третьего счетчика 16 родействие формирования напряженийФункциональная схема. сумматора-вы разверток знаков, обусловленное тем, что вчитателя 19 и его работа аналогичны сумма- предложенном устройстве в блоке постоянтору-вычитателю 18. - ной памяти формируется координата началаВ преобразователях 12 и 13 код, посту- отрезка, а промежуточные точки отрезкапающий с выходов сумматоров-вычитате- формируются с частотой, превышающей вылей 18 и 19 преобразуется в напряжение 40 бор начала самого короткого отрезка блоразвертки У, Х знака. При окончании фор- ком постоянной памяти в четыре раза.мирования напряжения развертки У,Х зна- Таким образом, быстродействие формирока на выходе синхронизации первого блока вания разверток знаков повышается в четы 4 постоянной памяти сформируется им- ре раза,пульс "Конец знака", который поступает на 45счетный вход счетчика 10 и на выход 26 Формула изобретенияустройства и через элемент ИЛИ 9 на вход Знакоформирующее устройство по авт.ЯЯ-триггера и на преобразователь 8,Им- св. %1259330, отл ич а ю ще е с я тем,пульс "Конец знака",поступая на ВЯ-триг- что, с целью повышения быстродействия усгер 7, перебросит триггер в положение, при 50 тройства, в него введены второй блок памякотором на его выходе появится напряже- ти, формирователь импульсов, третий иние "Лог. 0", Напряжение "Лог. О" запретит четвертый счетчики, первый.и второй суммапрохождение тактовых импульсов через торы-вычитатели, выходы которых соединеэлемент И 6 на вход преобразователя 8; ны с входами соответственно первого иИмпульс "Конецзнака", поступая на второй 55 второго цифроаналоговых преобразоватевход преобразователя 8, устанавливает его лей, выходы второй группы входного региств нулевое положение, При поступлении им- ра подключены к адресным входам первойпульса "Конец знака" на счетный вход счет- группы второго блока памяти,прямые и инчика 10, на его выходе код изменится на версные входы выборки которого соедине1728880 ны соответственно с выходами дешифратора приэнака энаков и блока элементов НЕ, адресные входы второй группы второго блока памяти подключены к выходам преобраэователя кодов, а выходы группы - к 5 информационным входам формирователя импульсов, управляющий вход которого подключен к второму выходу генератора им- . пульсов, соединенному со счетными входами третьего и четвертого счетчиков, 10 управляющие входы которых подключены соответственно к первому и второму выходам формирователя импульсов, выходы третьего счетчика подключены к информационным входам. первой группы первого сумматора-вычитателя, информационные входы второй группы которого подключены к выходам первой группы первого блока памяти, выходы четвертого счетчика подключены к информационным входам первой группы второго .сумматора-вычитателя, информационные входы второй группы которого соединены с выходами второй группы первого блока памяти, управляющие входы первого и второго сумматоров-вычитателей соединены соответственно с первым и вторым выходами второго блока памяти. арефииЬючньа счетчик жщЬрлэю оцчнац счеечя