Демодулятор трехпозиционных фазоманипулированных сигналов

СОК)З СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 19) ( О Н 04 27/ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯ АВТОРСКО СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССРМ 882019, кл, Н 04 1. 27/22, 1979,(54) ДЕМОДУЛЯТОР ТРЕХПОЗИЦИОННЫХФАЗОМАНИПУЛИРОВАННЪХ СИГНАЛОВ(57) Изобретение относится к радиотехникеи может быть использовано в аппаратуресистем связи с фазовой манипуляцией,Целью изобретения является повышениепомехоустойчивости. Демодулятор содержит решающий блок, входы которого соединены с соответствующими управляющимивходами коммутатора, выходы которого соединены с соответствующими входами декодера, первый выход которого являетсявыходом демодулятора, а его второй выходсоединен с входом регистратора ошибок,выход схемы восстановления посылок соединен с тактовыми входами решающегоблока, обнаружителя сигнала и декодера,два перемножителя, фаэовращатель на 90",Изобретение относится к радиотехнике и может быть использовано в аппаратуре систем связи с фаэовой мани пуля цией (ф М);В настоящее время наиболее широкое применение нашли сигналы с числом пози ций М = 2", что позволяет упростить алгоритм обработки сигнала в системах передачи двоичной информации. Однако два фильтра нижних частот (ФНЧ), генератор, управляемый напряжением (ГУН), фильтр петли ФАПЧ, утроитель фазы, два аттенюатора, два инвертора фазы и два сумматора, причем выходы первого и второго сумматоров и второго ФНЧ соединены с соответствующими входами решающего блока, первый, входы первого и второго перемножителей объединены и являются входом демодулятора, а их выходы через соответственно первый и второй ФНЧ соединены с входами первого и второго аттенюаторов, а также с первым и вторымвходами утроителя фазы, выход которого че-, рез фильтр петли ФАПЧ соединен с управляющим входом ГУН, выход которого соединен с вторым входом первого пере- множителя непосредственно и через фазовращатель на 90 с вторым входом второго перемножителя, выход первого аттенюатора соединен с первым входом второго сумматора непосредственно и через первый инвертор фазы с первым. входом первого сумматора, выход второго аттенюатора через второй инверторфазы соединен с вторыми входами первого и второго сумматоров. 2 з.п, ф-лы,4 ил. наилучшей в смысле затрат на единицу передаваемой информации является трехпозиционная ФМ, Кроме того, трехпоэиционная ФМ обладает такими дополнител/ными преимуществами, как возможность передачи информации сигналом абсолютной ФМ с последующим опознаванием запрещенной кодовой ком1713115 где р- фазовое рассогласование между сигналом и опорным колебанием.После подавления побочных спектральных составляющих на выходах фильтров 10 5 и 11 нижних частот имеем соответственно Зф соз( 3 +У) 10 . Зо =з 1 п( +ф)3 Сигналы 31 и Зо поступают на соответствующие входы утроителя 14 фазы 15 (фиг.2),В соответствии с алгоритмом работы утроителя 14 фазы на выходе перемножителя 25 имеем сигнал вида 20 З 2 = Ф + Зо)(З - Зо)-(соз ( +р)+ 2 лК 3После усиления в два раза в усилителе26 полученный сигнал перемножителя с сиг,налом Зо.40 3 45х в 1 п( - +у),4 лК3 где ао - несущая частота сигнала;К - целое число, выбираемое из множества (1, 2, 3) в соответствии с передаваемыми информационными символами,В перемножителе 7 производится умножение входного сигнала на синфазное опорное колебание вида 50 Зур Зо - 2 З 2 Зо= з 1 п( +р) -4 лК 3Зоа 1 =2 зп(вот - 1 о). 55а в перемножителе 8 - на квадратурноеопорное колебание вида Зоп 22 соз (ЙЪ 1 - ф),бинации и отсутствие необходимости скрепблирования цифрового потока, что по зволяет избежать размножения ошибок в дифференциальном декодере и дескремблере.Цель изобретения - повышение помехоустойчивости демодулятора трехпозиционных фазоманипулированных сигналов,На фиг. 1 приведена функциональная схема предлагаемого демодулятора; на фиг, 2 - функциональная схема утроителя фазы; на фиг. 3 - функциональная схема решающего блока; на фиг. 4- векторная диаграмма, поясняющая принцип работы решающего блока.Демодулятор трехпозиционных фазоманипулированных сигналов содержит решающий блок 1, блок 2 восстановления посылок, коммутатор 3, обнаружитель 4 сигнала, декодер 5, регистратор 6 ошибок. перемножителя 7 и 8, фазовращатель 9, фильтры нижних частот 10 и 11, управляемый генератор 12, фильтр 13 петли фазовой автоподстройки частоты (ФАПЧ) утроитель 14 фазы, аттенюаторы 15 и 16, инверторы 17 и 18, сумматоры 19 и 20. Утроитель фазы содержит сумматор 21, вычитатели 22 и 23, перемножители 24 и 25 и усилитель 26, Решающий блок содержит компараторы 27- 29, элементы И 30-32, О-триггеры 33-35.Усилитель 26, входящий в утроитель фазы (фиг. 2), имеет коэффициент усиления по напряжению, равный двум. Аттенюатор 15 имеет коэффициент передачи, равный Г 3 12,а аттенюатор 16 -- .2Демодулятор работает следующим образом.Входной трехпозиционный ФМ-сигнал с единичной амплитудой можно предста/вить в виде: Зз 2 З 2.ЗО = 2 соз ( + 2 ф) х 4 дК 3Далее, на выходе вычитателя 23 получаем;После выполнения простых тригонометрических преобразований получим; Зупр х 3 и ЗхТаким образом. сигнал на выходе утроителя 14 фазы не имеет составляющей, свяЯ 5= Я - Яа= ГЗ 1 2 2 Я 4= з 1( 3 +240 ),Яз з 1 п( 3 +120 ). занной с манипуляцией фазы. Сигнал Яупр через фильтр петли ФАПЧ 13 поступает на вход управляемого генератора 12, где компенсирует фазовое рассогласование между сигналом и опорным колебанием, т.е, обеспечивает у)-фО,Сигналы на выходах аттенюаторов 15 и 16, с учетом у-ф О, имеют вид После прохождения сигнала Я через аттенюатор 15,. с коэффициентом передачи ГЗ, сигнала Яа через аттенюатор 16, с коэффициентом передачи - , и соответст 1вующих преобразований сигналов в инверторах 17 и 18 фазы и сумматорах 19 и 20, получим на выходах сумматоров 19 и 20, соответственно:Я 4- Я - Яа1 ГЗ, 12 2 13 2 жК 1 2 ЖК- -- соз2 3 2 3-- зи 3 2 ЖК 1 2 лК2 3 2 3 Воспользовавшись тригонометрическими формулами приведения, получаем: Сигналы Я 4, Яз, Яа. поступающие на входы решающего блока 1 и схемы 2 восстановления посылок, имеют фазовые сдвиги соответственно 2400, 120 и 0.Работу решающего блока 1 рассмотрим по векторной диаграмме (фиг, 4), Сплошными линиями показаны зоны оптимального принятия решения о передаваемом троичном символе. Сигнал Яа поступает на вход компаратора с нулевым порогом 29, на прямом выходе которого формируется логическая единица, при 3 и 30 эта зона2 Квыделена на фиг, 4 вертикальной штриховкой. Сигнал Я 4 поступает на вход компаратора 27 с нулевым порогом, на инверсном выходе которого формируется логическая единица, при зп ( 3 + 240) 0 эта зона2 ЮКвыделена на фиг. 4 горизонтальной штриховкой. Элемент И 32 формирует на своем выходе сигнал логической единицы при наличии на его входах сигналов логической 10 единицы с прямого выхода компаратора 29и инверсного выхода компаратора 27. Это соответствует зоне на фиг, 4, в пределах которой пересекаются горизонталь ная и вертикальная штриховки Издиаграммы (фиг. 4) видно, что появление сигнала логической единицы на выходе элемента И 32 возможно только в случае, если сигнал расположен в зоне оптимального 20 принятия решения о передаче символа сфазой 1200. Аналогичным образом на выходах элементов И 30 и 31 формируется сигнал логической единицы в случае, если принятый сигнал расположен в зоне оптимально го принятия решения о передаче символовс фазами 0 и 240 соответственно. Сигналы с выходов элементов И 30, 31 и 32 поступают на входы О-триггеров 33, 34 и 35 соответственно, где в отсчетные моменты времени, 30 определяемые сигналом на тактовых входахО-триггеров 33, 34 и 35 происходит принятие решения о передаваемом троич нам символе. Сигнал тактовой частоты формируется схемой восстановления посылок и затем используется для синхронизации обнаружителя 4 сигналов и детектора 5.Устранение фазовой неоднозначностипроизводится в обнаружителе 4 сигнала и коммутаторе 3. Обнаружитель 4 сигнала 40 распознает запрещенную кодовую комбинацию, которая возникает вследствие избыточности преобразования сигнала на передающем конце из двоичного формата в троичный, После обнаружения запрещен ной комбинации обнаружитель 4 сигналаформирует на управляющих входах коммутатора 3 сигнал, обеспечивающий появле- .ние на соответствующих выходах коммутатора 3 информации об истинном 50 значении фазы сигнала. Декодер 5 обеспе-чивает преобразование троичного формата сигнала в двоичный и выдачу информационной последовательности на свой первый выход, Запрещенная комбинация символов, 55 .возникающая вследствие искажения сигнала аддитивным и мультипликативным шумом, также обнаруживается в декодере 5 и поступает в регистратор 6 ошибок для оперативной оценки достоверности принимае.мой информации.Предлагаемцй демодулятор обеспечивает повышение помехоустойчивости приема трехпозиционных сигналов по сравнению с известным на 0,2-0,5 дБ,формула изобретения1. Демодулятор трехпозиционных фазоманипулированных сигналов, содержащий последовательно соединенные первый перемножитель и первый фильтр нижних частот, последовательно соединенные второй перемножитель и второй фильтр нижних частот, первые входы перемножителей соеди-нены и являются входом демодулятора, фазовращатель, выход которого соединен с вторым входом второго перемножителя, решающий блок, первый, второй и третий входы которого соединены с соответствующими входами блока восстановления посылок., выходы решающего блока через коммутатор соединены с входами декодера, а через обнаружитель сигнала - с управпяющими входами коммутатора, выход блока восстановления посылок соединен с тактовыми входами решающего блока, обнаружителя сигналов и декодера, первый выход которого является выходом демодулятора, а второй выход соединен с входом регистратораошибок,отличающийся тем,что, с целью повышения помехоустойчивости, введены последовательно соединенные первые аттенюатор, инвертор и сумматор. последовательно соединенные вторые аттенюатор, инвертор и сумматор, последовательно соединенные утроитель фазы, фильтр и управляемый генератор, причем выход первого фильтра нижних частот соединен с входом первого аттенюатора и первым входом утроителя фазы, выход второго фильтра нижних частот соединен с входом второго аттенюатора и вторым входом утроителя. фазы, выход управляемого генератора соединен с входом фазовращателя и вторым входом первого перемножителя, выход первого аттенюатора соединен с вторым входом второго сумматора, выход второго инвертора соединен с вторым вхо дом первого сумматора, выход которого соединен с первым входом решающего блока, второй и третий входы которого соединены соответственно с выходами второго сумматора и второго фильтра нижних частот.10 2, Демодулятор по и. 1, о т л и ч а ющ и й с я тем, что утроитель фазы состоит из сумматора, двух вычитателей, двух пере- множителей, усилителя, причем первые входы сумматора и первого вычитателя 15 являются первым входом утроителя фазы,вторые входы сумматора и первого вычитателя, а также первый вход первого перемножителя и первый вход второго вцчитателя являются вторым входом утроителя фазы, 20 выходы сумматора и первого вычитателя соединены с входами второго перемножителя, выход которого через усилитель соединен с вторым входом первого перемножителя, выход которого соединен с вторым входом вто рого вычитателя, выход которого являетсявыходом утроителя фазы.3. Демодулятор по и. 1, о т л и ч а ющ и й с я тем, что решающий блок состоит иэ трех компараторов, трех элементов И и 30 трех О-триггеров, выходы которых являютсявыходами решающего блока, а тактовые входы являются его тактовым входом, причем входы первого, второго, третьего компараторов являются соответствующими входами решающего блока, прямые выходы компараторов соединены с первыми входами соответственно первого, второго и третьего элементов И, вторые входы которых соединены с инверсными выходами соот ветственно второго, третьего и первого компараторов, выходы элементов И соединены с информационными входами, соответственно, первого, второго и третьего О-триггеров.451713115 яг. актор Э.СлигаКорректор Л,Бес аказ 545 ВНИИ енно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101 оиэво Составитель Б.БоташеТехред М.Моргентал Тираж Государственного комитета по изобрете 113035, Москва, Ж. РаушскПодписноеиям и открытиям при ГКНТ СССРя наб 4/5