Фазоимпульсный преобразователь

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 1947 А 1)5 Н 03 К 7/О ИЗОБРЕТЕНИЯ ОБРАЗОВА- импульсной вано в автовления техв следящих перемещерасширение ышение нани на со ор ОСУДАРСТВЕННЬЗЙ КОМИТЕТ О ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР ВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССРВ 871327, кл. Н 03 К 7/04, 1979,Авторское свидетельство СССРМ 1413755, кл. Н 03 К 7/08, 1986.(57) Изобретение относится ктехнике и может быть использоматизированных системах упрнологическими процессами,преобразователях типа фаза -ние и т.д. Цель изобретения -динамического диапазона и по Изобретехнике иматизированологичеспреобразовние и т,д.Целью изобретения является расширее динамического диапазона и повышение дежности преобразования.На фиг, 1 приведена функциональная схема фазоимпульсного преобразователя; на фиг. 2 - пример конструктивного выполнения блока фиксации фазы при перегрузках; на фиг, 3 - временные диаграммы работы фазоимпульсного преобразователя; на фиг. 4 - временные диаграммы работы блока фиксации фазы при перегрузках.Фазоимпульсный преобразователь держит аналоговый переключатель 1, ф тение относится к импульснои может быть использовано в авто- нных системах управления техкими процессами в следящих ателях типа фаза - перемещедежности преобразования. Фазоимпульсный преобразователь содержит аналоговый переключатель 1, формирователи 2, 3 импульсов, элемент ИЛИ 4, источник 5 опорного напряжения, компараторы 6, 7, интеграторы 8, 9 со сбросом, счетный триггер 10 и генератор 11 тактовых импульсов, Введение в него дополнительно элементов ИЛИ 12, 13, триггеров 14, 15, компаратора 16, блока 7 выделения модуля, блока 18 фиксации фазы при перегрузках, суммирующего усилителя 19 с их связями позволило расширить диапазон входных преобразуемых сигналов и диапазон регулирования фазы выходных импульсов, исключить пропадание импульсов при перегрузках, а . также повысить помехоустойчивость, тем самым существенно повысить надежность фазоимпульсного преобразователя, 4 ил,мирователи 2, 3 импульсов, элемент ИЛИ 4, источник 5 опорного напряжения, компараторы 6, 7, интеграторы 8, 9 со сбросом, счетный триггер 10, генератор 11 тактовых импульсов, элементы ИЛИ 12, 13, ВЯ-тригге-, ры 14, 15, компаратор 16, блок 17 выделения мсруля, блок 18 фиксации фазы при перегру,;ах, суммирующий усилитель 19, вход-, ную . ину 20, шину 21 нулевого потенциалаи выходную шину 22, при этом выход сумми-рующего усилителя 19 соединен с первым 1 входом аналогового переключателя 1, второй вход которого соединен с выходом блока 17 выделения модуля и вторым входом суммирующего усилителя 19, первый вход которого соединен с выходом источника 5 опорного напряжения и входами интеграторов 8, 9 со сбросом, входы сброса которых соединены соответственно с прямым и ин 1691947версным выходами счетного триггера 10 и вторыми входами элементов ИЛИ 12, 13 соответственно, первые входы которых соединены с выходом генератора 11 тактовых импульсов, входом счетного триггера 10 и вторым входом блока 18 фиксации фазы при перегрузках, выход которого соединен с выходной шиной 22, а первый вход - с выходом элемента ИЛИ 4, входы которого соединены с выходами формирователей 2, 3 импульсов, входы которых соединены соответственно с ин вертирующими входами ВЯ-триггеров 14, 15, входы установки в ноль которых соединены соответственно с выходами элементов ИЛИ 12, 13, а входы установки в единицу - соответственно с выходами компараторав 6, 7, неинвертирующие входы которых соединены соответственно с выходами интеграторов 8, 9 со сбросом, а инвертирующие входы - с выходом аналогового переключателя 1, инверсный вход управления которого соединен с выходом компаратора 16, инвертирующий вход которого соединен с шиной 21 нулевого потенциала, а неинвертирующий вход - с входной шиной 20 и входом блока 17 выделения модуля.Блок 18 фиксации фазы при перегрузках может быть выполнен на основе 0 триггера 23, элемента И-НЕ 24, инвертора 25 элемента 26 совпадений, элемента ИЛИ 27, выходной шины 28, первой входной шины 29 и второй входной шины 30 при ахом выходная шина 28 соединена с выходом элемента ИЛИ 27, один вход которого соединен с одной шиной 29 и первым входом элемента И-НЕ 24, а другой вход - с выходом элемента 26 совпадений, первый вход которого соединен с входной шиной ЗО и входом инвертора 25, а второй вход - с инверсным выходом О-триггера и вторым входом элемента И-НЕ 24, третий вход которого соединен с входом инвестора 25 с тактовым входом О-триггера 23, информационный вход которого соединен с шиной 21 нулевого потенциала, а вход установки в единицу - с выходом элемента И-НЕ 24,Аналоговый переключатель 1 может быть выполнен на основе микросхемы 590 КН 4, компараторы б, 7, 16 - на основе микросхем 521 САЗ, ВЯ-триггеры 14, 15 - на основе микросхемы 533 ТР 2, элементы ИЛИ 4, 12. 13, 27 - на основе микросхемы 533 ЛЛ 1, счетный триггер -. на основе микросхемы 533 ТВ 6, формирователи 2, 3 импульсов на основе микросхемы 533 АГЗ, 0 триггер 23 - на основе микросхемы 533 ТМ 2, элемент И-НЕ 24 - на основе микросхемы 533 ЛАЗ, инвертор 25 - на основе микросхемы 533 ЛИ 1, элемент 26 совпадений - на основе микросхемы 533 ЛИ 1. Блок 17 выделения10 15 20 25 ЗО 35 40 45 50 55 модуля может быть выполнен на ос; . зе операционных усилителей с диодами в цепи обратной связи, источник 5 опорного напряжения на основе микросхемы 142 ЕН 1 илиоперационном усилителе со стабилизатором во входной цепи, суммирующий усилитель 19 - на операционном усилителе, интеграторы 8, 9 со сбросом - на операционных усилителях с конденсаторами в цепях отрицательной обратной связи и аналоговых переключателях, например 590 КНЧ, включенных параллельно конденсаторам, а генератор 11 тактовых импульсов - на основе микросхемы 1006 ВИ 1,Фазоимпульсный преобразователь работает следующим образом,Генератор 11 тактовых импульсов формирует короткие импульсы с периодом следования Т, которые поступают на вход счетного триггера 10, На прямом и инверсном выходах триггера 10 при этом формируются две последовательности импульсов, имеющие период следования 2 Т и сдвинутые по фазе на 1800, Последовательности импульсов с прямого и инверсного выходов счетного триггера 10 поступают на входы сброса интеграторов 8 и 9 и на входы элементов ИЛИ 12 и 13 соответственно. На другие входы элементов ИЛИ 12 и 13 поступает сигнал с выхода генератора 11,При этом с выходов элементов ИЛИ 12 и 13 снимаются сигналы низкого уровня, поступающие на входы установки в ноль триггеров 14 и 15 соответственно. Передние фронты,перепады из единичного в нулевой уровень) этих сигналов обнуления задержаны относительно передних фронтов сигналов с прямого и инверсного выходов триггера 10 на длительность т импульсов генератора 11.На входы интеграторов 8 и 9 поступает опорное напряжение с выхода источника 5 опорного напряжения. Интеграторы 8 и 9 работают попеременно в каждом такте, Если в одном такте в режиме интегрирования находится интегратор 8, то в зто время интегратор 9 и соответствующий ему триггер 15 обнулены, а в следующем такте их состояние меняется на противоположное, то есть в режиме интегрирования находится интегратор 9, а интегратор 8 и триггер 14 обнуленц.На выходах интеграторов 8 и 9 формируются два пилообразных напряжения (линии 8 и 9 на фиг. 3), сдвинутые на период Т, которые поступают на неинвертирующие входы компараторов 6 и 7 соответственно.На инвертирующие входы компараторов б, 7 поступает аналоговое напряжение с выхода аналогового переключателя 1. Уп 1691947равление переключателем 1 осуществляется сигналом с компаратора 16, При положительном значении напряжения на входной шине 20 с выхода компаратора 16 на вход управления переключателя 1 поступает сигнал единичного уровня, а при отрицател ьном - сигнал нулевого уровня, Соответственно на выход аналогового переключателя 1 в первом случае поступает сигнал с блока 17 выделения модуля, а во втором - с выхода суммирующего усилителя 19,Как только уровень сигналов с интеграторов 8 или 9 превысит уровень сигнала с переключателя 1, то на инверсных выходах компараторов б или 7 соответственно появляется сигнал нулевого уровня, переключающий в единичное состояние ЙЯ- риггеры 14 или 15, Если при наличии помех компараторы 6 или 7 переключаются несколько раз в течение периода, то триггеры 14 и 15 воспринимают только первое переключение, чем предотвращается формирование нескольких импульсов в одном периоде.Формирователи 2 и 3 по перепадам из единичного в нулевой уровень на инверсных выходах Я 5-триггеров 14 и 15 вырабатывают импульсы с длительностью, соответствующей длительности сигналов на выходс генератора 11.Сигналы с выходов формирователей 2 и 3, сформированные в разные периоды, обьединяются на элементе ИЛИ 4 и поступают на вход блока 18 фиксации фазы при перегрузках, на другой вход которого приходит сигнал с выхода генератора 11, Блок 18 фиксации фазы служит для исключения пропадания выходного сигнала преобразователя на выходной шине 22 при перегрузках по входу(превышении значения модуля напряжения входного сигнала (Овх) на входной шине 20 значения модуля напряжения источника опорного напряжения (Оо), так как в этом случае на выходах формирователей 2 и 3 импульсы не формируются. Поэтому при перегрузках для исключения сбоя в работе блока 18 фиксации фазы пропускает на выходную шину 22 импульсы с задающего генератора 11 импульсов. Работа блока 18 фиксации фазы (фиг. 2) при перегрузках по ясняется на временной диаграмме (фиг. 4) и происходит следующим образом,Начальная установка О-триггера не требуется, так как сразу же после окончания первого импульса (с генератора 11) на входной шине 30 О-триггера 23 устанавливается в нулевое состояние, при котором на инверсном выходе устанавливается единичный уровень, поступающий на вход элемента ИНЕ 24 и на вход элемента 26 совпадений,Нулевой уровень, поступающий на вход элемента И-НЕ 24 запрещает на время действия входного сигнала установку триггера 23 в единичное состояние. Если перегрузки по 5 входу не было, то в данный период междуимпульсами на входной шине 30 на шину 29 поступает импульс (с выхода элемента ИЛИ 4), который через элемент ИЛИ 27 выдается на выходную шину 28 блока, а также посту пает на вход элемента И-НЕ 24, на выходекоторого появляется сигнал нулевого уровня, устанавливающий триггер 23 в единичное состояние. Сигнал нулевого уровня с инверсного выхода триггера 23 поступает 15 на вход элемента 26 совпадения и запрещает прохождение на его выход и на выход элемента ИЛИ 2 сигнала, приходящего с генератора 11 на входную шину 30 блока фиксации фазы,20 Если же в каком-то периоде произошлаперегрузка по входу, то в данном периоде сигнал на шине 29 не появляется, триггер 23 остается в нулевом состоянии, при котором единичный уровень с его инверсного выхода 25 разрешает прохождение сигнала, приходящего с генератора 11 нэ шину 30 блока, на выход элемента 26 совпадений и далее на выход элемента ИЛИ 27 и на выходную шину 28 блока фиксации фазы при перегруз кэх.Таким образом, при перегрузках по входу сигнал на выходной шине 22 фазоимпульсного преобразователя сохраняется и его работоспособность не нарушается. В нор мальных же условиях при изменении напряжения входного управляющего сигнала на шине 20 в диапазоне отрицательных значений от - Оо до 0 и в диапазоне положительных значений от 0 до Оо (Оо - значение 40 модуля опорного напряжения) задержка Ьпереднего фронта выходного сигнала на шине 22 фазоимпульсного преобразователя относительно переднего фронта сигнала задающего генератора определяется соответ ственно по формуле л= т -Ь:- ",л 1+=т-ф,Оо Оо где 1 - период импульсов с генератора тактовых импульсов 11;Оу - значение модуля управляющего напряжения на входной шине 20;Оо - значение модуля опорного напряжения с выхода источника опорного напряжения.Соответственно фаза выходного сигнала Лр в радианах относительно опорного в указанных диапазонах определяется по формуламЬ у) = 2 л У-; Ь р = 2 л - У.,Ц - О, ООо ОоТаким образом, введение в фазоимпульсный преобразователь второго и третьего элемента ИЛИ, двух ЯЯ-триггеров, третьего компаратора, блока выделения модуля, блока фиксации фазы при перегрузках и суммирующего усилителя с соответствующими связями позволяет расширить диапазон входных преобразуемых сигналов и диапазон регулирования фазы выходных импульсов, исключить пропадание импульсов при перегрузках, а также повысить помехоустойчивость, что существенно повышает надежность фазоимпульсного преобразования сигналов.Формула изобретения Фазоимпульсный преобразователь, содержащий аналоговый переключатель, два формирователя импульсов, первый элемент ИЛИ, источник опорного напряжения, первый и второй интеграторы со сбросом, входы которых объединены, а выходы соединены соответственно с неинвертируащими входами пеового и второго компараторов, инвертируюцие входы которьх объединены, и генератор тактовых импульсов, выход которого соединен со входом сче гного тригтера, о т л и ч а ю щ и й с я тем, что, с целью расширения динамического диапазона и повышения надежности преобрээОвания, в неГО дополнительно введены второй и третий элементы ИЛИ, два КЗтриггера, третий компаратор, блок ыдаления модуля, блок фиксации фазы при г ерегрузках и суммирующий усилитель, .;ыход которого подключен к первому входу знало гового переключателя, первый вход - к выходу источника опорного напряжения и входам интеграторов, а второй вход - ко второму входу аналогового переключателя и к выходу блока выделения модуля, вход которого 10 подключен к вхоцной шине преобразователя и к неинвертирующему входу третьего компаратора, инвертируащий вход которого подключен к шине нулевого потенциала, а выход - к инверсному входу управления 15 аналогового переключателя, выход которого подключен к инвертирующим входам первого и второго компараторов, выходы которых подключены соответственно к входам установки в единицу первого и второго 20 ВЗ-триггеров, входы установки ч ноль которых подключены соответственно к выходам второго и третьего элементов ИЛИ, а инверсные выходы - через соответствующие формирователи импульсов к входам первого 25 элемента ИЛИ, выход которого подключен кпервому входу блока фиксации фазы при перегрузках, выход которой подключен к выходной шине преобразователя, а второй вход - к выходу генератора тактовых им пульсов и к первым входам второго и третьего элементов ИЛИ, вторые входы которых подключены соответственно к прямому и инверсному выходам счетного триггера и к инверс ",м входам сброса первого и второ го интеграторов,1691947 Составитель Е, Борзоведактор Ы. Самерканова Техред М,Моргентал Корректор М. Дем акаэ 3934 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям и 113 О 35, Москва, Ж. Раушская наб 4/5 Г СССР роизводственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 10