Временной детектор

(51) 5 П ИСАНИЕ ИЗОБРЕТЕН ВИДЕТЕПЬСТ К АВТОРСКОМ в,орма;ии помехо ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(57) Изобретение относится квым системам передачи информаЦель изобретения - повышение устойчивости при Флуктуации скорости входного сигнала. Временной детектор содержит детектор 1 запроса,промежуточный детектор 2 и блок 3защиты. Цель достигается введениемблока 3 защиты, с помощью которогоисключается ложное согласование скоростей записи и считывания последовательностей импульсов, поступающихна тактовые входы детектора 1, В результате осуществления согласованияскоростей разность фаз между последовательностями импульсоя записи исчитывания уменьшается до нуля . 6 ил .Изобретение относится к цифровымсистемам передачи информации, а именно к средствам двустороннего асинхронного сопряжения цифровых потоков,и может использоваться при эксплуатации цифровой связи.Цель изобретения - повышение помехоустойчивости при флуктуации скорости входного сигнала.На фиг. 1 представлена структурная электрическая схема временногодетектора; на фиг, 2 - схема детектора запроса; на фиг. 3 - схема промежуточного детектора; на фиг. 4 -схема блока защиты; на фиг. 5 и 6временные диаграмм, поясняющие работу временного детектора,Временной детектор содержит детектор 1 запроса, промежуточный детектор 2 и блок 3 защиты. Детектор 1запроса содержит триггер 4, счетчик 5и первый и второй дешифраторы 6 и 7.Промежуточный детектор содержит первый и второй дешифраторы 8 и 9, блок 253 защиты содержит первый и второйэлементы НЕ 10 и 11, первый и второйэлементы И-НЕ 12 и 13, первый и второй элементы И 14 и 15, первый ивторой дополнительные элементы И 16и 17, первый и второй триггеры 18и 19 и первый и второй дополнительные.триггеры 20 и 21.Временной детектор работает следующим образом,При увеличении разности фаэ между последовательностями импульсов записи и считывания, поступающими на тактовые входы детектора запроса, ука эанная разность фаэ ЯТ на фиг. 5 и 6) попадает в узкую зону согласования (момент С 1 на фиг, 5 и 6). При этом на одном из выходов запроса детектора 1 запроса появляется актив ный сигнал, поступающий на вход блока 3 защиты. На третьем или четвертом выходе блока 3 защиты вырабатывается сигнал, которым осуществляется принудительный сдвиг фазы импульсов записи таким образом, что разность фаз между импульсами записи и считывания уменьшается (момент на фиг. 5 и 6). Если направление естественного расхождения фаз импуль 55 сов записи и считывания изменяется, т о чер еэ нек оторое время ук аз а иная разность фаз вновь попадает в зону согласования (момент С на фиг. 5),На выходе детектора 1 запроса вторично появляется активный сигнал, Насоответствующем выходе блока 3 защиты генерируется активный сигнали снимается активный сигнал с дополнительного выхода. В результате осуществления согласования скоростиразность фаз ЙТ уменьшается до О.Временной детектор возвращается висходное состояние,Первое попадание разности фаз ЬТв зону согласования может быть вызвано случайной флуктуацией скоростивходного сигнала (фиг. 6). Если после момента с (фиг. 6) направлениерасхождения фаз импульсов записи исчитывания изменяется, величина 11 Тначинает уменьшаться и в момент С(фиг. 6) достигает значения Т,3 этот момент на соответствующем выходе промежуточного значения промежуточного детектора 2 генерируетсяактивный сигнал, поступающий навход блока 3 защиты. На третьем иличетвертом выходе блока 3 зашиты выключается активный сигнал, выключается принудительный сдвиг фазы импульсов записи момент с (фиг. 6).Временной детектор возвращается в исходное состояние. Ложно согласование скоростей не происходит.Блок 3 защиты работает следующим образом. 3 исходном состоянии на элементах блока 3 защиты установлены следующие сигналы: на входах элементов НЕ 10 и 11 (и на первых входах элементэв И-НЕ 12 и 13) - сигнал логической "1, на выходах элементов НЕ 10 и 11 - сигнал логического "0", на выходах элементов И-НЕ и на первых входах элементов И 14 и 15) - логический "0", на вторых входах элементов И 14 н 15 - логическая "1", на выходах элементов И 14 и 15, дополнительных элементов И 16 и 17 - логический "0", триггеры 18 - 21 находятся в состоянии "0".Одна половина схем, состоящей иэ элементов 10, 12, 14, 16, 18 и 20, . работает следующим образом. При попадании временного интервала между моментами записи и считывания в зону согласования (моментна фиг, 5 и 6) на выходе детектора 1 запроса появляется активный сигналНа входе первого элемента НЕ 10 (на первом входе первого элемента И-НЕ 12) блок 3 зашиты появляется сн нал логтл) 26430чско 1 " " . С гцЛл ла гц че Г коиус тНа 1 ин;)1 лт т)ежс ца ныло)1,)хэлементов И4 1,аполнитезьагаэлемента И 6. При поступлении очередного илул)с,) на перныи тактоньйвход плака 3 Пниты первый триггер18 перехсэет насталцие "1", Ипульс на зта 1 эа тактовый нхад цастуПаЕт ПО ЗХ Е, ЕМ Ца 1 Еэвй таКТС)НЫИ1 хад, поэтому триггер 18 г) тетсл нсостоянии "0". Сигнал логическои "1"с прямга ныха;, триггера 18 янллет -:л сигналом третьего выхода б.ц)е а3 защиты. 11 ри появлении этоо сгцл -ла на нервом )хэде с) эк 3 заситосущестцля ется рудителыгьй сдвигфаЗЫ ИМПУЬСОН .;:.ГИС 1 И РаэноТЬ ф З)ДТ (моменг ца 1)иг. 5 и 6) нь ходтза праес.1 зоны сос асс);1 пл, Пр:,этом на входе 11 р;го эле,еп 1 11 Е 1 О(и первом нха пср ц )лемент;)ИЕ 12) уст;Илинет я с.г.1 ло -гическй 1, 1". ых;е цеэв г элемент;1 1, 10 1 алцлс)т.л с )э Е)г. -)1ческого О, кото ый, поступ;,л ц;.К-вход перк)га триггера 18.удс рживает е с) в состоя цц 0".ЕСЛИ ц, рС,1 г;. )СХ 1.с ИЛЗ 1 ЦС) и СЧИТЬ) 1 З ЦЕ 3 Л 51 Л,то че;е з )е,с)т рор я г . Нходспс.1 эг 0 0.1 емецта 1 Е 10 (цр,1входе ерного )лемс нта И - П 1,явз 5 е с 51 с 1 ГННг г 011):Ес) 1(В мамсцт 1 фи 1, э), И) ) сггервага э:1 ь.Нт,) 1:, О 1.я)15 с гслси 1 цал )1 Гичск и1 с Кходцс.э на Га 1 эиГГер8 с. Ни")а:. 5 ) 1))1 -ранка. При оотг 1) ни).рс ис)Так В 0 ИМП.Ь Ц ) )0)й 1 РВЫЙ 5)хо )1 0 с э 3:);)1 1 1 е) Ь 1) Тр )г,Г Ер) 1 ЭНс)Т Л ГОСТИЛ;СФ )Си Гн в 1 51)иес ,.1 л +10 )хода пер н) грц: ер 18,р -ни ;.л1в )с.тлце. .:Иг л ).сог)л ) );ь, );с,;),);) )рГ -ра 18 яцллетсл г,р)ым ц х, .:еаз а 5 ТЕ.Сигеал лс)гс)с:Ого 0 с .; ","рс наго ньхс)":1 ср)с а гр;)г г рд 18,о .т;ПаЕт ЦС) Гт ЭРОЙ )Хг)Д ГС РЗ)О, ПО:.нительцс га .лсм.), 1;, 7 сг. )ьгхоЛе полллс тсл;г ) л ч); с ). оО, пост па),1 э Г - :,:.);1 пс.рв 1триггер 1.), П ц ст. Плсцч ачорс,НОГО ИМ 11 ч 5 Ьд . , с.г)1)1 Тс ):Ы,блока 3 ),э 1 с) ); ".)1 Г: е) 1;перел,):ит г) с;т )л)с , Пг-лТУПЛЕЦ 1РЬ Ц) О 11) Л .,. )Т рай тактовый вход блока 3 за)т нсостояние0" переводится также ипервый триггер 18. Блок 3 защиты наз -5вращается в исходное состояние.Если после Формирования сигналана третьем или четвертом выходе блока 3 защиты направление расхожденияфаз записи и считывания изменяется(фиг, 6), то через некоторое времяна вход промежуточного значения бла -ка 3 защиты поступает активньп сигнал (момент ь, ца фиг. 6). 1 а второмвходе первого элемента И 10 появляется сигнал логического0". Сигналлогического 0 появляется на выходахпервого элемента И 10 и первого допогнительцога элемента И 12, Припосл уплеции очередцо а импульса ца20 первьп тактньй вход блока 3 защиты, первый триггер 18 переводится в состаян)е "0", Б-о. Э запяты возвращается в исхог)с)е состояние.Вторая пол га схемы, состоящая 25 из элементов 13. 15, 17, 19 и 21 включаетсл при прстиьоположцом знаке расхождения скоростей записи и считывания и работает аналогичцо.с )и у;, ) 3 о )е. ) е няВрем )н,1;те ) с р, с сге 1 эж и еее", р .заг)р.):.а, з:;зд е) гор; ) лезля -с тс л;)х дс нрск ццсго дсг)етора,тов 11-11 Е, первого и второго элементов 11, первого и второго триггеров и первого и второго дополнительныхтриг еров, прямые выходы которых являются состпетствеццо первым и вторым выходами блока запупы, первым и;одом запроса которого является вход первого элемента НЕ, соединенный с первым входом первого элемента И-НЕ, инверсный вь ход которого через последовательно соединенные первый элемент К и первый дополцительньп элемецт И подключен к 1)-входу первого триггера, прямой выход которого подключен к 1)-входу первого дополнителього триггера и является третьим вы:,одом блока загнуты, вторым входом запроса которого япляется вход второго эле;к.цта 1 Е, соединенный с первым входом второго элемента И-НЕ, инверс - цый выход которого через последовательно соединенный элемент И и дополнительный элемент И подключе к В-входу второго триггера, выход которого подключен к 11-входу второгодополнительного триггера и являетсячетвертым выходом блока защиты, пер 5вым и вторым входами промежуточныхзначений которого являются вторыевходы соответственно первого и второго элементов И, при этом инверсныевыходы первого и второго элементов 10НЕ подключены к К-входам соответственно первого и второго дополнитечвцых триггеров, инверсные выходыкоторых подключены к вторым входамсоответственно первого и второго дополнительных элементов И, причем квторым входам первого и второго элементов И-НЕ подключены инверсныевыходы соответственно первого и второго триггеров, С-входы которыхсоединены и являются первымтактовым входом блока защиты,вторым тактовым входом которого являются соединенные С-входы первогои второго доп волнительных триггеров,дходю Входазапсса ппиеаутцньизнацинац 7 акт 5 ыс бтры626430 Раг. Х Раг. 6 Яцола едакто Подписноеизобретениям и открытиям приРаушская наб., д. 4/5 з 288 Тираж 383 НИИПИ Государственного комитета п 113035, Москва, Ж звод тленно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 ТТсчданасагыза-СаЮаНая ТсчдонасагпасаЮЙн оставитель Г, Лерантовичехред 11.Дидык Корректор Н.Ренская