Устройство для функционального контроля больших интегральных схем

)5 6 01 В 31/2 ПИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССР М 1160373, кл. 6 05 В 23/02, 1983.Авторское свидетельство СССР М 1179375, кл. 0 01 К 31/28, 1984, (54) УСТРОЙСТВО ДЛЯ ФУНКЦИОНАЛЬНОГО КОНТРОЛЯ БОЛЬШИХ ИНТЕГРАЛЬНЫХ СХЕМ(57) Изобретение относится к контрольноизмерительной технике и может быть использовано для контроля цифровых интегральных схем. Цель иэобрвтения - расширение области применения за счет возможности контроля других типов микросхем микропроцессорных наборов и повыние достоверности коНтроля за счет повышения информативности конгроля достигается введением регистра 17 рода работ, блока 18 управления синхроимпульсами, триггера 19 управления, цифрового компаратора 20, счетчика 21 адресов, элементов 22 и 23 задержки, блока 24 элементов ИЛИ. Устройство также содержит блок 1 микропрограммного управления, блок 2 задания воздействий и реакций, генератор 3 импульсов, узел 4 синхронизации, формирователь 5 временной задержки, блок 6 формирователей формы сигналов, блок 7 формирователей уровней, коммутаторы 8 и 9, блок 10 компараторов, блок 11 сравнения, блок 12 памяти ошибок, элемент 13 задержки, счетчик 14 циклов, выходную и входную шины 15 и 16. Блок 18 управления синхроимпульсами содержит преобразователь 25 уровней, триггер 26, элементы И, 1 з,п,ф-лы, 2 ил.5 10 15 20 25 30 35 40 50 55 Изобретение относится к контрольноизмерительной технике и может быть использовано для контроля цифровых интегральных схем.Целью изобретения является расширение области применения за счет возможности контроля других типов микросхем микропроцессорных наборов и повышение достоверности контроля за счет повышения информативности контроля,На фиг,1 изображена функциональная схема предлагаемого устройства; на фиг.2 - функциональная схема блока управления син хроим пул ьсами.Устройство (фиг.1) содержит блок 1 микропрограммного управления, блок 2 задания воздействий и реакций, генератор 3 импульсов, узел 4 синхронизации, формирователь 5 временной задержки, блок 6 формирователей формы сигналов, блок 7 формирователей уровней, коммутаторы 8 и 9, блок 10 компараторов, блок 11 сравнения, блок 12 памяти ошибок, первый элемент 13 задержки, счетчик 14 циклов, выходную и входную шины 15 и 16 соответственно, регистр 17 рода работ, блок 18 управления синхроимпульсами, триггер 19 управления, цифровой компзратор 20, счетчик 21 адресов, второй и третий элементы задержки соответственно 22 и 23 и блок 24 элементов ИЛИ с соответствующими связями.Блок 18 управления синхроимпульсами (фиг.2) содержит преобразователь 25 уровк.й, триггер 26, элементы И 27 - 33 с соответсвующими связями.Блок 1 микропрограммного управления предназначен для хранения программы контроля БИС(больших интегральных схем) и передачи ее в составные элементы устройства, а также для управления процессом контроля,Блок 2 задания воздействий и реакций предназначен для формирования поверочн ых кодов, в состав которых входит информация о входных сигналах для контролируемых БИС, сигналах управления формирователями формы сигналов блока 6, выходных сигналов (реакциях) БИС, сигналах управления блоком 11 сравнения,Генератор 3 импульсов предназначен для задания частогы функционального контроля. Узел 4 синхронизации предназначен для формирования импульсных сигналов заданной задержки и длительности для формирователей формы сигналов блока 6. Формирователь 5 временной задержки служит для формирования импульсов синхронизации, используемых для управления блоком 11 сравнения и записью информации в блок 12 памяти ошибок, причеь временное положение формируемых импульсов задается в соответствии с требованиями нормативных документов на проверяемую микросхему, Формирователь 5 временной задержки представляет собой двухканальноее устройство, каждый из каналов которого аналогичен генератору 3 импульсов, Блок 6 формирования формы сигналов предназначен для формирования временной диаграммы входных воздействий для испытуемой БИС из выходных сигналов блока 2 задания воздействий и реакций и узла 4 синхронизации, Блок 7 формирователей уровней предназначен для преобразования логических уровней выходных сигналов блока б в требуемые для контроля БИС уровни. Коммутаторы 8 и 9 предназьзчены для подключения испытуемой БИС через выходную и входную шины 15 и 16 к узлам устройства. Блок 10 компараторов служит для сравнения выходных сигналов БИС с ожидаемыми уровнями в количестве 2 М шт. (по двз компзратооа на выход контролируемой БИС для сравнения уровней "0" и "1"). Блок 11 сравнения предназначен для цифрового сравнения выходной информации, поступающей с блока 10 компзрэторов на первую группу входов, с ожидаемой информацией, поступающей через элемент 13 задержки с блока 2 задания воздействий и реакций нз вторую группу входов блока 11 сравнения, Блок 12 памяти ошибок предназначен для записи информации о результатах функционального контроля. Элемент 13 задержки служит для задержки информации, поступающей из блокг 2 задания воздействий и реакций нз блок 11 сравнения, на время задержки информации в тракте; блоки 68, выходная шина 15, кон ролируемая БИС, входная шина 16, блоки 9 и 10. Элемент 13 представляет собой линию задержки. Счетчик 14 циклов предназначен для подсчета номеров циклов поверочноо фунционального теста, Выходная 15 и входная 16 шины служат для связи обьектэ контроля (контролируемой БИС) с коммутаторами 8 и 9, Регистр 17 рода работ предназначен для хранения информации о номере цикла функциональчого теста, с которого следует проводить анализ результатов функционального контроля, передачи этой информации в цифровой компаратор 20, з также для формирования сигналов управления процессами записи информации в блок 18 управления синхрпимпульсами в зависимости от реэлиэуемого устройством режимз работы. Таким образом, регистр 17 рода работ служит длязадания режима работы устройства, 1624370бок, где записываются по соответствующему адресу, формируемому сетчикол 1 21 50 Блок 18 управления синхроимпульсами (фиг,2) служит дгя организации трех режимов работы устройства путем пропускания соответствующих импульсов на блок 12 памя 1 и ошибок и счегчик 21 адресов в зависимости от сигналов управления, поступающих от формирователя 5 временной задержки через элементы 22 и 23 задержки и тоиггер 19 управленияВходы преобразователя 25 уровней образуют группу первых входов блока 18 управления синхроимпульсами, первый вход триггера 26 образует второй вход, а первый и второй входы элемента И 27 являются соответственно третьим и четвертым входами блока 18 управления синхроимпульсами. Преобразователь 25 уровней предназначен для преобразования уровней ТТЛ в уровни ЭСЛ, элемент И 27 - для пропускания синхроимпульсов с триггера 19;правления и с элемента 22 задержки на объединенные входы элементов И 31-33, служащие для формирования синхроимпульсов, определяющих один из трех режимов работы,Триггер 19 управления предназначен для установки сигнала разрешения на прохождение синхронизирующих сигналов в блок 18 управления синхроимпульсами. Цифровой компаратор 20 служит для сравнения выходных кодов счетчика 14 циклов и регистра 17 рода работ. Счетчик 21 адресов предназначен для формирования адресной информации для блока 12 памяти ошибок. Элементы 22 и 23 служат для задержки выходных импульсов формирователя 5 временной задержки с целью компенсации задержки сигналов в элементах устройства, Блок 24 элементов ИЛИ предназначЕн для сбора всех выходных сигналов блока 11 сравнения и формирования сигнала общего брака для блока 18 управления синхроимпульсами, управляющего процессом зэписи информации в блок 12 памяти ошибок. Устройство работает следующим образом.В исходном состоянии из блока 1 микропрограммного управления в блок 2 заносится информация о составе функциональных поверочных тестов; в генератор 3 импульсов - о величине периода функционального контроля; в узел 4 синхронизации - о временных параметрах сигналов, подаваемых на входы контролируемых БИС; в формирователь 5 временной задержки - о требуемой величине задержки стробирующего синала; в блок 6 формирования формы сигналов - о составе и форме сигналов, подаваемых на входы БИС; а в регистр 17 рода работо начальном адресе анализируемой кодовой после 5 10 15 20 25 30 35 40 45 довательности и режиме работы устройства,При запуске устройства генератор 3 импульсов вырабатывает тактовые ил 1 пульсы, поступающие на входы блока 2, узла 1, формирователя 5, На каждый тактовый импульс блока 2 задания воздействий и реакций вырабатывается одно кодовое слово разрядностью 4 й; 2 И разрядов поступает на блок 6 формирователей формы сигналов и 2 М разрядов поступает через элемент 13 задержки на блок 11 срав ения, Узел 4 синхронизации вырабатывает а каждый тактовый импульс серию импульсов определенной длительности и определенного временного положения.Блок б формирозателей формы сигналов прег бразуетин кдрацию, поступаюшую на его входы, в импул ьсные последовательности, требуемые для воздействия на входы БИС. Выходные сигналы с блока б поступают на входы блока 7 фор;1 ирователей уровней, которые преобразуют уровни поступающих импульсных последовательностей в требуемые для контроля БИС, Выходные сигналы с блока 7 через коммутатор 8 и выходную шину 15 устройства поступают на объект контроля, выходные сигналы которого через входную шину,16 и коммутатор 9 поступают на блок 10 компараторов, где осуществляется сравнение выходных гигналов с ож 1 даемыми уровнями. Выходные сигналы компараторов блока 10 поступают на блок 11 сравнения, где осуществляется их сравнение с ожидаемой кодовой информацией,Управляющие сигналы и ожидаемая кодовая информация поступают с выхода элемента 13 задержки, компенсирующего задержку тракта: блои 6-8, выходная шина 15, объект контроля, входная шина 1 б, блоки 9 и 10. Сравнение осуществляегся в моменты времени, определяемые положением стробирующего импульса, поступающего с формирователя 5 временной задержки,Выходные сигналы блока 11 сравнения и блока 2 задания воздействий и реакций поступают на входы блока 12 памяти ошиадресов, по,синхроимпульсу, пос гупающему с выхода блока 18 управления синхроимпульсал 1 и. После прохождения всей кодовой комбинации блок 2 воздействий и реакций вырабатывает запрещающий сигнал, который останавливает генератор 3 импульсов и одновременно передается в блок 1 микропрограммного управления как сигнал окончания процесса контроля, Устройство реализует три режил 1 а работы, задаваемых регистром 17 рода работ.Режим работы устройства с записью информации в каждом такте генератора 3 импульсов осуществляется следующим образом,В регистр 17 рода работ заносится соответствующая информация. Разрешена работа элементов И 28, 31 блока 18 управления синхроимпульсами, и синхроимпульсы поступают на выход блока 18 независимо от результата контроля.Первый режим обеспечивает запись информации в блок 12 памяти ошибок при каждом такте функционального контроля. Задание режима осуществляется занесением соответствующей информации в регистр 17 рода работ, Основная особенность данного режима - формирование синхроимпульсов в блоке 18 на каждый импульс, поступающий от формирователя 5 временной задержки через элемент 22 задержки, В результате осуществляется запись в блок 12 памяти ошибок совокупной информации о поступающей на объект контроля информации с указанием координаты (номера цикла). При ограниченном объеме блока 12 памяти ошибок, организации последовательного его заполнения и последующего считывания под управлением блока 1 микропрограммного управления реализуется полное считывание всей информации функционального теста в оперативную память блока 1 для последующего или текущего анализа. Последовательность выбора соответствующих элементов функ,"1 онального теста осуществляется последовательным изменением номера цикла в регистре 17 рода с кратностью, равной глубине ОЗУ блока 12 памяти ошибок.Данный режим является наиболее информативным, так как позволяет провести полную оценку реакции объекта контроля на входные воздействия при их сопоставлении,Режим работы устройства с записью информации в тех тактах, в которых существует функциональный брак, осуществляется следующим образом.В этом режиме разрешена работа элементов И 29 и 32, на входы последнего поступает выходной сигнал блока 24 элементов ИЛИ, информирующий о наличии одного или нескольких бракованных разрядов испытуемой БИС, При втором режиме работы устройства блок 18 управления синхроимпульсами формирует сигналы записи информации при наличии неудовлетворительного результата контроля и появления соответствующего сигнала на выходе блока 24 элементов ИЛИ, Задание режима осуществляется через регистр 17 рода работ. В результате использования второго режима в блок 12 памяти ошибок10 20 25 30 35 40 45 50 55 заносится информация о забракованном цикле функционального теста. Синхрониэирующий импульс осуществляет запись ин. формации в блок 12 памяти ошибок ипереключение счетчика 21 адресов только в тактах с функциональным браком, Достоверность контроля повышается при втором режиме работы устройства за счет постро: - ния соответствующей модели зависимости брака на цикле от дефектов в БИС, что впринципе реализовано для отработаннь х технологий, Относительно малый объем информации при наличии такой модели является достаточным, а производительностьсущественно повышается, что важно примассовом контроле,Режим работы устройства с записью информации в каждом такте до появления сигнала "БРАК" осуществляется следующимобразом. В этом режиме разрешена работэ элементов И 30 и 33, Синхроимпульсы поступают на выход блока 18 до появления сигнала"БРАК", который взводит триггер 2 б, сигналс инверсного выхода которого злпре цаетпрохождение импчльсов. В результате вблок памяти ошибок записывается инд ормация, предшествующая появлению брака,Третий режим работы устройства сочетает в себе признаки первого и второговжимав, так как пои этом осуществляетсязапись информаций в блок 12 памяти ошибок в каждом такте функт 1 ионального тестадо тех пор, пока в каком-либо такте не появится сигнал "Брак" на выходе блока 24 элементов ИЛИ После этсго процесс записипрекращается, и в блоке 12 памяти сшибокхранится инферлация о забракованном такте и о предыдущих тактах функциональногстеста, Такой набор информации позволяетлокализовать область функционально-с теста, в которой произошло эабракование, исоставить логическую модель условий бракования без предвари 1 ельного математического моделирования. Таким образовал,данный режим обеспечивает повышение востоверности по критериям первого режима,но без избыточности, характерной для него.В случае, если объект контроля являетсяфункционал но годным, через блок 12 памятиошибок проходит вся информация из блока 2задания воздействий и реакций и блока 11сравнения,После окончания функционального конт.роля в блоке 12 останется информация о последних тактах теста, которую можно неанализировать.Синхроимпульсы на вход блока 18 поступают с формирователя 5 временной задержки через элемент 22 задераи, 162 с 1370 10; СМцс ЧСИруощий НрЕМЕННЬ)Е Зддорм ки ИГ- нэпов втракте блоки б, выходная шина 15, гзбьек кпнтропя, входчдя шина 16. блоки 9.10, 11,24,Устройства озволяет анализировать кодогые последовательности с определенного такта, номер которого записывается д регистр ",7 гада работ, Триггер 19 управления зарещает прохождение синхроимпульсов через бЛОК 18 уПраНЛЕНИЯ СИХрОИМГгЛЬСа(ЛИ да ТЕХ пор, пскэ счетчик 1 т не уста)(они 1 ся под воздейств;ем синхрсимцульсон с выхода формирователя 5 временной зэдержки в состояние, ЗацИСаННОЕ Н рЕ")лСтр 17 рада работ, ПрИ СОВ- падении кодов цифрзвсй Вампардтор 20 нь; - рабатынает сигнал, пс которому Триггер 19 управления меняет свое состояние, и синхроимпульгы начинают поступать нэ входы элементов (1 3 - 33 блока 15 упрэ лления синхроилпульсами.Таким Образам, предг(агаемаз устпайстВо обеспечивзет направлен ый пои.к дефектных областей функцисгэльнога поверочного теста и заданием соответствующих условий записи информац; и (наг(альнсго адреса по;ска рем имсн работы) позволяет выявить достд-очный сбьем информации, ча основании которой можно СДЕЛатЬ С, ЧОЗНаЧНЫй ВЦВОД О ПРИ (лНаХ ЗаЬрдксвания.(1(ЕРВЫЙ )ЕКИМ Г(Г)ЗВОЛЯЕТ ОС)г(ЦГСГВ 1 ТЬ г(аг)ную поверку функциандльчога теста и нд ее осна ан)ли сделать нь)над с функциан эьг(ой;с п р.- В)Ости;ст ройстгэ Второй режим позволяет сделать г)однуа вь(барку бракованных тестовых комбинацил и удобес при анализе работы БИ" с однозначной структурой, состояния ка)ора(, ОГ(ись(ьдГ)тс" одним кодоны,. славам, например Б.41", Г(ЗУ (псстоян Ога запоминающего угтрой- С Т )д), Н Ь Х Од Н гэ Я 1 Н ф О р К 21) 11 Я Г 1 р (г 3 Т Г) Л 1 а Х 0- ДИТГ.5( В ОАН О)л г Одс ОМ СЛОНЕ С ВХод (Ой - адресной, и пс считаннцм; коду входных и реальных выходных састоянил однозначно определяется дефектная ячейка,Третий режил позволя)ГГ сделать Выбоаку (лн 4)ор(лац(и, состоящую из одного бракс ванного каданаго слона и предвесгнующих браку состояний усгссйстна и Б(4 С. Анализ такси информации э 4)фектине 1;ри ,онтрсле БЕ( 3" ,(зацагл(лнэ)зщегс устройства) и микрацрсцес:О;,ОВ, тдк кдк н ПЕРВОМ ГЛУЧс Е ЛЕГКа ОПРРДЕЛЯЬТСЯ ЦРИ КЭ- кик переходах функционального теста произошла здбра) онэние, д Во вторсм - область коланд кс Орые нецраг)ильчо ныцслняются лихт)Ороцессг)рым ус)ройст 55 5 10 15 20 25 30 35 40 45 50 Формула изобретения1. Устройство для ф;нкционэльногс контроля больших интегральных схел, содержащее блок микроцрограМмного управления, блок задания воздейстьчй . реакций, генератор импульссн, узел синхронизации формирователь г)ременной задержки, блок формирондтег . л формы сигналоа. блок фОРМИРОВЭТЕЛЕй УРСННЕй, с За КЦММУта ГОРа, бак комг)эратсрсн, блок сравнения, бгак пд 1 лГТИ ашиб )к, зл мент задеожки, счетчик, входную и выкодн )з шины, пр( чем группа первых выходов б.ока микропрограммного управления соединена с группами первых входон блока задния воздействий и реак- .) Л 1, ГЕ ЕД ГР ,.;1 л.НЗГ)Э С(;НХРОНИ- зации, фар.1 г)он Геля еоемечной з;.дермски и блока фармигсндтг лей формц сигналов, -)ервцй г ад блс, задан(.я Воздействий и реакций с ед,.не-. с )ег);(м г).пда; блока КфИКР Г)ОГС)Д.1 ЛЧ)СО ),Г) СРЛЕН 1,Я )1 РХОДОМ СЗТДЧОРЭ) с)э,:-РДТ,2 1 К;Г;ЛЬСОН, (,ГД;О- торого сседингн с )Тарыи нхаддми блока задания В.;здейстг й )1 реа) ций, узла синх- РГНИЗЭЦИИ И фац ЛИРОНДтЕЛЯ ВРЕМРННОй Задержки, груцц 2 нтаых выходов блока задания наз,".,Вйс гнии и ре.кций соединена с;ру(-)цаи т(зГ). (х В (О б акд формирова- ТР, Ей ЬОРМс .(Г .:. С:1,ЫХГ)ДЬ КотОРОГС ЧЕ- ре паслед 1). т. ) )(Сг .диг)еннь(е блок )1-Г)гф)лндТРРг г )н Ей " ПРр)Ь)и КОММУ- татар ссе 1 к(нгнь . Вьхс)днай шиной устройСтвэ ВХОД Дс Шцна ЧЕРЕЗ ЦЗСЛЗДОНЗТЕЛЬНО С.,;(лНР) 1 Р г)с )с)ОЛ КЗЛК ут,)О" и бЛОК К) ЛЦ;),);г СсЦРНР Д г Уппай ЦТон )Х ВХО 1 3 бг Кд С)сЧВНРН 1 я, Г цдСцЫ Х ГХО ДГ(1 готОР; ГО ГР,)(Л)ЗНД С НЫХОДДМИ ЦР;,ГГ)га ЗЛ(.М). (Тс) ЗГЗЛРР";КИ, У 1 ЦЦ)г ) Ь)ХОДОВ блока сране.)г 1;Я ,Ое( )Внэ сцси цсрВых нхс)1)сн 1;)1 ",)",Я 1,1 с)с бск, ВцхсДЫКОТСГ)ОГ. С(:Д),(.; С Г( г(О." ВТОРЫХ гхсдан блгк;(," и .",1 ра;раг)с;о уцранле- Н(Л;(, тРЕ 1(й НГ)1,11. Г)Г)ЧРН(с СОЕДИН);Н С Ггрвыг. НцладОГ (СрГл(ЛрсндТЕЛЯ ВРЕМЕН- най задержки, Г,ы Од:узла синхронзации СГ)ЕТ(ЛРНЬ Г ) руцццТрг ТЬХ сда 11 бЛОКа Г) С Г) ГЛ (с Ц ) Г) Г т Л Р (",(; Ы С 11Г) Р ), Р Т Л ИЧЮ (ц ) ; Ь (Л (1 Г ),)Р)с р,СШИрв Н 1 Я С;), , И Ц,И) (1 Я 11 ЦДРЬ(1 РНИЯ Дастпг); ОС)Н 1)О)1)с с) )1 РОИС ТЬОтР;1 , ОЕИСТР )РД 1 РД)О 1, 1 ЗГ УГос) ЯЛ):НИЯ г;ИнкрСИМП,ЛЬСО ЛИ 1:,) (Р; уцрЭНЛЕ- НИЯ, (1)ифаной КЗД)ДТ(1 С(ЕТЧИК адреса(1 д,д доцо )н, .л) х ;.лента за- Д Е р ж К ИН т О;, С .11 Т ")г Р (1), И Г ), " Е Н ТО В (1 Л(г. ГСи -1 (р.) г) .); 1, Рак;1 зндэссед( ч-.ч. с;,; ).; В); ) ),;,:;Он блока Г(с)ГлТИ Г)с 11," д ( .) 1)(ОДОНокаеЛ Отр ра 17 рода с группой третьих входов блока памяти ошибок и с входами первого элемента задержки, группа четвертых входов блока памяти ошибок соединена с выходами счетчика адресов, а группа пятых входов - с группой вторых выходов блока микропрограммного управления, группа третьих выходов которого соединена с входами регистра рода работ, группа первых выходов которого соединена с группой первых входов блока управления синхроимпульсами, второй вход которого соединен с выходом блока элементов ИЛИ, входы которого соединены с группой вторых выходов блока сравнения, третий вход блока управления синхроимпульсами соединен с выходом триггера управления, четвертый вход - с выходом второго элемента задержки, а выход - с шестым входом блока памяти ошибок и выходом счетчика адресов, первый вход триггера управления соединен с входом третьего элемента задержки, второй вход - с выходом цифрового компаратора, группа первых входов которого соединена с группой вторых выходов регистра рода работ, второй выход формирователя временной задержки соединен с входами счетчика и второго и третьего элементов задержки, а выходы счетчика соединены с группой вторых входов цифрового компаратора и группой седьмых входов блока памяти ошибок.2, Устройство поп,1, отл и ч а ю щеес я тем, что блок управления синхроимпуль сами выполнен на преобразователе уровней, триггере и семи логических элементах И, причем входы преобразователей уровней образуют группу первых входов блока управления синхроимпульсами, первый вход 10 триггера образует второй вход, а первый ивторой входы первого элемента И образуют соответственно третий и четвертый входы блока управления синхроимпульсами, первый, второй и третий выходы преобразова теля уровней раздельно соединены спервыми входами второго, третьего и четвертого элементов И, вторые входы которых соединены с четвертым выходом преобразователя уровней, а выходы раздельно сое динены с первыми входами пятого, шестогои седьмого элементов И соответственно, вторые входы которых соединены с выходом первого элемента И, а выходы объединены и образуют выход блока управления синхроим пульсами, третий вход шестого элемента Исоединен с первым входом триггера, второй вход которого соединен с выходом четвертого и вторым входом седьмого элементов И, а выход - с третьим входом седьмого элемента И,