Устройство асинхронного сопряжения дискретного сигнала с синхронным цифровым трактом

;,3 ПИСАНИЕ ИЭОБРЕТ К идов,ов ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯПРИ ГКНТ СССР РСКОМУ СВИДЕТЕЛЬСТВ(71) Московский электротехнический институт связи(56) Авторское свидетельство СССР У 474110, кл. Н 04 7 3/06, 1973.Авторское свидетельство СССР У 454702, кл, Н 04 Л 3/06, 1973. (54) УСТРОЙСТВО АСИНХРОННОГО СОПРЯЖЕНИЯ ДИСКРЕТНОГО СИГНАЛА С СИНХРОННЫМ ЦИФРОВЫМ ТРАКТОМ(57) Изобретение относится к электросвязи, Цель изобретения - повышение помехоустойчивости асинхронного сопряжения. Устр-во содержит на передающей стороне блок стробирования 1 и формирователь (Ф) 2 стробирующих импульсов, а на приемной стороне Ф 3 сигнала запретных интервалов, Ф 4 по 801610600 следовательностей задающих тактовыхимпульсов, Ф 5 стробирующих импульсовФ 6 последовательностей коррекционныхтактовых импульсов, Ф 7 корректирующих сигналов, делитель 8 частоты,блок 9 памяти, блок 1 О добавления -исключения импульсов и блок 11 считывания, Импульсная последовательность от источника дискретного сигнала (ДС) поступает на передающую сторону, где в передаваемом сигналевозникают вставки, т.е. получаютсяискажения за счет того, что частьэл-тов ДС стробируется дважды, Наприемной стороне сигнал, принятый изсинхронного цифрового тракта (СЦТ),стробируется со скоростью ДС. Далее.формируются корректирующие импульсы,с помощью которых происходит стробирование сигнала из СЦТ импульсной последовательности, но с корректированной фазой. Результат этого стробированпя - правильно восстановленный исходный сигнал, 3 ил.Изобретение относится к электросвязи и может быть использовано вмногоканальных системах передачи дляасинхронного сопряжения дискретногосигнала с синхронным цифровым трактом, а также в системах асинхроннойпередачи дискретной информации.Целью изобретения является повышение помехоустойчивости асинхронногосопряжения.На фиг. 1 представлена структурнаяэлектрическая схема устройства асинхронного сопряжения дискретного сигнала с синхронным цифровым трактом;на фиг. 2 - структурные электрические схемы формирователя сигнала зап-:ретных интервалов, формирователя корректирующих сигналов, блока памяти иблока считывания; на фиг. 3 - временные диаграммы сигналов, поясняющиеработу устройства асинхронного сопряжения дискретного сигнала с синхронным цифровым трактом,Устройство асинхронного сопряжения дискретного сигнала с синхроннымцифровым трактом содержит на передающей стороне - блок 1 стробирования,формирователь 2 стробирующих импульсов, на приемной стороне - формирователь 3 сигнала запретных интервалов,формирователь 4 последовательностейзадающих тактовых импульсов, формирователь 5 стробирующих импульсов, фор"мирователь 6 последовательностей коррекционных тактовых импульсов, формирователь 7 коррректирующих сигналов,делитель 8 частоты,. блок 9 памяти,блок 10 добавления-исключения импульф блок 11 считывания 40Формирователь 3 сигнала запретныхинтервалов содержит мультиплексор 12,регистр 13 сдвига, инвертор 14, ревер-.сивные счетчики 15, 6, инверторы 17,18 элемент И-НЕ 19, Э-триггер 20 и 45блоки 21, 22 установки коэффициентаделения,формирователь 7 корректирующихсигналов содержит Э"триггеры 23, 24мультиплексор 25, инверторы 26, 27.Блок 9 памяти содержит Э-триггеры28, 29. Блок 11 считывания содержит элемент И-ИЛИ"НЕ 30 и Э-триггер 31,55Устройство асинхронного сопряжения дискретного сигнала с синхронным цифровым трактом работает следующим образом. На передающей стороне импульсная последовательность от источника дискретного сигнала (ДС) (фиг, За) подается на информационный вход блока 1 стробирования (фиг. 1), на стробирующий вход которого поступает импульсная последовательность от формирователя 2 (фиг, Зб), Учитывая, что скорость ДС ниже скорости синхронного цифрового тракта (СЦТ), то на передающей стороне в передаваемом сигнале возникают вставки, т.е. искажения получаются за счет того, что часть элементов ДС стробируются дважды (фиг. Зв),1На приеме принятый иэ СЦТ сигнал стробируется со скоростью ДС. При стробировании устройство асинхронного сопряжения дискретного сигнала с синхронным цифровым трактом анализирует поступающий сигнал 8и устанавливает фазу стробирующей последовательности,таким образом, что все,элементы.ДС, в том числе и . двукратнопростробированные на передаче, стробируются однократно. Анализ постудающего сигнала 8происходит в формирователе 3 (фиг. 2) который в начале третьего импульса комбинации 101 (010) вырабатывает сигнал (импульсы) запретных. интервалов Я длительностью=Т- где Т - длительность элеЗап 1ментов ДС, ь - длительность такта СЦТ (фиг, 3) В формирователе 7, нал который поступают импульсымп в производится анализ, попадает ли фаза стробирующей последовательности в запретный интервал, и если это имеет место, то в формирователе 7 вырабатываются корректирующие сигналы, которые поступают в блок 10 добавлейия-исключения импульсов и осуществляют путем добавления (исключения) одного импульса и последовательность (из последовательности) импульсов 8сдвиг фазы тактовых импульсов Яс . (фиг. Зж) на шагОв сторону опережения или отставания, Анализ сигнала 8 и в формирователе 7 осуществляет-ся в Э-триггерах 23, 24 (фиг. 2), сигналы с которых поступают на соответствующие адресные входы мультиплексора 25, который выполняет функции кодового преобразователя формирующего сигналы коррекции путем подачи сигналов "1" и "0" на его соответствую-,щие информационные входы и сигнала0 6приеме формирователем ч (системой фазовой автоподстройки частоты) по сигналу Б ьподается на тактовый вход С регистра 13. При этом в регистре 13 производится преобразование сигнала Биз последовательного кода в параллельный. С выходов разрядов ре-. гистра 13 сигнал Бв параллельном коде поступает на адресные входы мультиплексора 12, на информационных входах которого закодированы двоичным кодом комбинации 01 и 010, путем подачи сигналов " и 0 на соответствующие его информационные входы. На разрешающий вход мультиплексора 12 подает ся си гнал (импульсы) Б р и (фигЗг) длительностью 6 дрсфор мированный реверсивными счетчиками 15, 16 и Р-триггером 20. При одновременном поступлении комбинаций 101 и 010 из регистра 13 на адресные входы мультиплексора 12 и импульса Я на разрешающий вход на его выходе формируется импульс запретного интервала, расположенный в начале третьего импульса триад 101 или 010 (фиг, Зе). Реверсивные счетчики 15 и 16 работают в режиме вычитания и осуществляют деление тактовой частоты.йг, поступающей из формирователя 4, скоэффициенттом деления и=.Е,ьр,=п, и, где п и и - соответственно коэффициенты2.деления реверсивных счетчиков 5 и 16, Работой реверсивных счетчиков 15, 16 управляет Р-триггер 20. Допустим, что в некоторый момент времени с выхода реверсивного счетчиКа 16 подается короткий отрицательный импульс, который поступает на Б-вход Р-трйггера 20. Так как в следующий момент времени на Б- входе П-триггера 20 имеется "1", а на 0-входе постоянно поддерживается логический "0", то 0-триггер 20 опрокинет" ся в нулевое состояние .при поступлении на его С-вход переднего фронта инвертированного сигнала Б . До наступления этого момента логический 0 подается на (С) вход строба параллельной записи реверсивного счетчика 15. При этом через установочные входы реверсивного счетчика 5 вводится коэффициент деления (в двоичном коде) с выходов блока 21 установки.После опрокидывания П-триггера 20 в нулевое состояние на тактовом входе реверсивного счетчика 15 имеется "1" и Он передним фронтом сигнала тактовой частоты Я начинает считать. Пос 5 161060Б с формирователя 5 на его раэрешаАющие входы.По тактовой импульсной последовательности Б(фиг. За) формирователь6 вырабатывает импульсы Бт,и Яи5(фиг. Зе и Зл), сдвинутые друг от дру га на ь О р, которые поступают вблок 10 добавления-исключения импульсов. Сигнал с выхода последнего через делитель 8, который восстанавливает . тактовую частоту (сигнал БА), поступает на формирователь 5, Делитель8 реализован в виде счетчика и, каквидно на фиг. Зж, полученная последовательность Б сдвинута в том месте,где имеется ь ср, По импульсным послОвательностям Бфс Бт и БТИ 1 фор мирователь 5 вырабатывает стробирующие последовательности Я, (фиг, Зк), 20Б 1, и Б (фиг. Зз и Зи), которые поступают в формирователь 7 и блок 9 памяти. Сигналы Я и Б б используются,для анализа сигнала запретного интервала в формирователе 7. Сигналы, полученные в результате данного анализа Б ь (фиг. Зм) и Б (фиг. З.н), атакже сигнал Бд используются для формирования (в формирователе 7) корректирующих сигналов. 30В блоке 9 ламяти (фиг, 2) происходит запись принимаемого сигнала Б по тактовым (стробирующим) импульсам Би Бб, и в результате на выходе блока 9 памяти получены две последо 35вательности ЯА (фиг. Зо) и Бвр(фиг. Зп), поступающие в блок 11 считывания. Процесс правильного восстановления исходного ДС заканчивается в блоке 11 считывания, где происходит 40 стробирование сигнала из СЦТ импульс" ной последовательностью Я, но с корректированной фазой. В блоке 11 считывания происходит анализ выдачи на считывание импульсных последова, тельностей Яи Б б посредством последовательностей Б и Бэ, в результате получается последовательность, показанная на фиг, Зр, которая стробируется сигналом Яд, Результат этого стробирования (фиг. Зс) - правильно восстановленный исходный сигналеФормирователь 3 сигнала запретных интервалов работает следукщим образом,ДС (Б д р фигЗв) поступающий из СЦТ, подается на вход последователь-. ной записи регистра 13, а тактовый сигнал (фиг. Зб), сформированный наЛе отсчета п импульсов на выходе реверсивного счетчика 15 образуется короткий отрицательный импульс, который через инвертор 18 поступает на тактовый вход реверсивного счетчика5 16. Посредством обратной связи с вы" Хода реверсивного счетчика 16 на его вход строба параллельной записи осуществляется запись коэффициента делея пд, После отсчета п импульсов а выходе реверсивного счетчика 16 ормируется короткий импульс, и далее процесс счета продолжается аналогично. Блок 22 установки осуществляет установку коэффициента деления Реверсивного счетчика 16. Формула изобр етенияУстройство асинхронного сопряжеия дискретного сигнапа с синхроннымфровым трактом, содержащее на переДающей стороне последовательно соединенные формирователь стробирующих импульсов и блок стробирования сигна" 25 ла, на приемной стороне - формирова- тель последовательностей задающих тактовых импульсов, формирователь корректирующих импульсов, блок добавления-исключения импульсов, делитель частоты и блок памяти, причем информационный вход блока памяти. является Канальным входом устройства, о т л и; Ч а ю щ е е с я тем, чтос целью,повышения помехоустойчивости асинхронного сопряжения, введены на приемной стороне последовательно соединенныеформирователь последовательностей кор 9 екционных тактовых импульсов, формирователь стробирующих импульсов и 40блок считывания, а также формирова" тель сигнала запретных интервалов, при,этом первый выход формирователя последовательностей задающих тактовых импульсов подсоединен к первому 45 тактовому входу формирователя сигнала запретных интервалов, второй тактовый вход которого объединен с входом формирователя последовательностей коррекционных тактовых импульсов и вторым тактовым входом формирователя стробирующих импульсов и подключен к второму выходу формироватетеля последовательностей задающихтактовых импульсов, выход блока добавления-исключения импульсов черезделитель частоты подсоединен к третьему тактовому входу формирователя. стробирующих импульсов, второй и третийвыходы которого подсоединены соответственно к первому и второму входамзаписывающего сигнала блока памяти "и первому и второму стробирующим входам формирователя корректирующих сигналов, третий стробирующий вход, входсигнала запретных интервалов, выходкорректирующего сигнала и выход управляющего сигнала которого подключенысоответственно к первому выходу фор"мирователя стробирующих импульсов,выходу формирователя сигнала запретных интервалов, корректирующему вхо"ду блока добавления-исключения импульсов и управляющему входу блока считывания, информационный вход которогоподключен к выходу блока памяти, первый и второй тактовые входы блокадобавления-исключения импульсов подключены соответственно к первому и второму выходам формирователя последовательностей коррекционных тактовых импульсов, а информационный вход формирователя сигнала запретных интервалов подключен к информационному входу блока памяти, причем информацион-,ный вход и выход блока стробированиявходного сигнала на передающей стороне и выход блока считывания на прием.ной стороне являются соответственновходом информационного дискретногосигнапа, канальным выходом и выходоминформационного дискретного сигналаустройства.1610600 Составитель В, ОрловТехред М.Ходанич Редактор М,Циткина Корректор О,Кравцова Заказ 345 Тираж 530 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, ЖРаушская наб., д. 4/5 т еПроизводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101