Устройство для измерения энергии

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 51)5 С 0 ТЕЛЬСТ Р 24олитехническийуйбышева СССР980.СР1984,ЭНЕРельство 1/ОО, ство С 21/06, МЕРЕНИ В 10 (54) ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР ПИСАНИЕ ИЗОБР К АВТОРСКОМУ СВИ(57) Изобретение относится к электроизмерительной технике и может найти гприменение в цифровых измерителяхэнергии быстропротекающих и непериодических процессов в широком диапазоне изменения входных сигналовЦелью изобретения является повьппениеточности. Поставленная цель достигается введением многофазного измерителя 6 энергии и формирователя 8 импульсов заданной энергии. Вновь введенные блоки позволяют учесть малые поправки к основной части энергии. мгновенные значения входного сигнала пре,ЯО 15 5120 А 1 образуются в цифровую форму компенсаторами 4 и 5, которые также выделяют аналоговый сигнал некомпенсации.Поправка к основной величине энергии учитывается вь 1 числительным блоком 7, который также определяет и основную часть энергии. За счет того, что многофазным измерителем 6 энергии учитывается сигнал некомпенсации, можнозначительно уменьшить разрядностькомпенсаторов 4 и 5 и повысить ихбыстродействие. Устройство содержитпреобразователь 1 тока, преобразователь 2 напряжения, нагрузку 3, входящие в состав измерителя в цифроаналоговые перемножители 9, 10, аналоговый перемножитель 11, интегратор 12 и блок 14 компараторов, блок 13синхронизации, формирователь о имлульсов заданий энергии. Устройство может быть выполнено на основе типовых интегральных схем. При этом погрешность Я измерений составляет 0,01-0 р 027 в диапазоне частот от 0 до 10 Гц при изме- ьиццьанении мощности в нагрузке в пределах д от и 1 до 0,01 ПТ , где 1и Пю - а 1 ток и напряжение в нагрузке. 1 с. и вд 2 э.п.ф-лы, 2 ил.9 еейИзобретение относится к электро- измерительной технике и может быть применено для точного измерения потребления электрической энергии.Цель изобретения - повышение точности при измерении энергии быстропротекающих и непериодических процессов.На фиг. приведена схема устройст ва; на фиг.2 - схема вычислительного ;блока,Устройство содержит преобразовате,ли 1 тока и 2 напряжения, нагрузку ,3, первый 4 и второй 5 компенсаторы, многофазный измеритель б энергии, вычислительный блок 7, формирователь 8 импульсов заданной энергии, цифро,аналоговые 9 и 10 и аналоговый 11 пе ремножители, интегратор 12, блок 13 синхронизации, блок 14 компараторов, накапливающий сумматор 15, ре,версивный счетчик 16, цифровой пере- ,множитель 17, .схемы 18 и 9 задерж ки, схемы И 20 и 21, ИЛИ 22 и 23, блок 24 схем ИЛИ, триггер 25.Первым и вторым входами преобразователь 1 тока соединен с клеммой входной цепи и выводом нагрузки 3, к которому присоединен первыйвход преобразователя 2 напряжения, второй вход которого соединен с входом блока 13 синхронизации, вторым выводом нагрузки и второй клеммой цепи. Выход преобразователя 1 тока соединен с входом первого компенсатора 4, тактовый вход которого соединен с тактовым входом второго компенсатора 5, выходом блока 13 синхронизации и третьим входом вычислительного блока 7, Первые выходы компенсаторов 4 и и 5 соединены с первым и третьим входами многофазного измерителя 6 энергии, первым и вторым входами вычислительного блока 7, а вторые выходы компенсаторов 4 и 5 соединены с вторым и четвертым входами многофазного измерителя 6 энергии. Пятый 1 вход многофазного измерителя 6 энер 50 гии подключен к выходу формирователя 8 импульсов заданной энергии, первый и второй входы которого соединены с первым и вторым выходами многофазного измерителя 6 энергии, а также55 с четвертым и пятым выходами вычислительйого блока 7, выход которого является выходом устройства. Первый вход многофазного измерителя б энергии соединен с цифровым входом второго цифроаналогового пере- множителя 10, аналоговый вход которого является четвертым входом много-. функционального измерителя 6 энергии второй вход которого соединен с аналоговым входом первого цифроаналогового перемножителя 9, цифровой вход которого является третьим входом многофазного измерителя 6 энергии. Аналоговые входы первого и второго цифроаналоговых перемножителей 9 и 10 соединены с первым входом аналогового перемножителя 11. Выходы первого и второго цифроаналоговых перемножителей 9 и 10 и аналогового перемножителя 11 соединены с первым, вторым и третьим входами интегратора 12, выход которого соединен с входом блока 14 компараторов, выходы которого являются первым и вторым выходами многофазного измерителя 6 энергии, пятый вход которого соединен с четвертым входом интегратора 12Первый и второй входы вычислительного блока 7 соединены с первым и вторым входами цифрового перемножителя 17, выходы которого соединены с первыми входами блока 24 схем ИЛИ, выхо" ды которого соединены с информационными входами накапливающего сумматора 15, выход которого является выходом вычислительного блока 7. Третий вход вычислительного блока 7 соединен с входом второй схемы задержки, тактирующим входом цифрового перемножителя 17 и вторым входом второй схемы ИЛИ, первый вход которой подключен к выходу второй схемы 19 задержки и соединен с третьими входами первой и второй схем И 20 и 21, выходы которых соединены с первым и вторым входами первой схемы ИЛИ 22, выход которой соединен с первым входом триггера 25, второй вход которого соединен с выходом переполнения реверсивного счетчика 16, знаковый выход которого соединен с входом первой схемы 18 задержки. Выход триггера 25 соединен с первыми входами первой и второй схем И 20 и .21, Выход первой схемы 18 задержки соединен с вторым входом первой схемы И 20 и вторым инвертирующим входом второй схемы И 21. Выход второй схемы И 21 соединен с входом переноса сумматора-накопителя 15, тактиру 15 7 512((2) где Х и Х - сигналы на входах7преобразователей 1тока и 2 напряжения,пропорциональные токуи напряжению нагрузки 3;Б и Н - значения основных часЭ Отей сигналов ;. и Х она первых выкодах ком-пенсаторов 4 и 5;й Х, Х - сигналы компенсациидля компенсаторов 4и 5 соответственно;С и С - шаги квантованияУ .7сигналов Х и Х 7Многофазный измеритель 6 энергии формирует цифровой сигнал в единич 45 ном коде на одном из двух выходов в зависимости от полярности энергии значение игнала определяется соотношением+ 1 СХК + ХДХК +а) й),55- коэффициенты передачи по 1-4 входам преобразователя 6; где Кт-К ющий вход которого соединен с выходом второй схемы ИЛИ 23. Первый вход первой схемы ИЛИ 22 соединен с вторыми входами блока 24 схем ИЛИ. Суммирующий и вычитающий входы реверсив ного счетчика 16 являются четвертым и пятым входами вычислительного блока 7.Принцип действия устройства следую-О щий еТок нагрузки протекает от источника питания через входную цепь преобразователятока и нагрузку 3, напряжение с нагрузки поступает на вход преобразователя 2 напряжения. Выходные сигналы преобразователей 1 и 2 поступают на входы компенсаторов 4 и 5, которые формируют основные части значений входных сигналов в цифровой 20 форме и меньшие части входных сигналов в аналоговой форме в соответствии с соотношениями:К коэффициент передачимногофазного измери - . теля 6;Э энергия импульса длительностью, меньшей Г,формируемого блоком 8;6 время интегрирования;6 - значение сигнала навыходе многофазногоизмерителя 6 энергииза время Т;Ла - аддитивная погрешностьизмерителя 6,Импульсы с выходов измерителя 6поступают на входы вычислительногоблока 7 и формирователя 8, которыйв зависимости от знака приращения сигнала К формирует сигнал Э положительной или отрицательной полярности, являющийся сигналом отрицательной обратной связи для многофазногоизмерителя 6 энергииВычислительный блок 7 перемножает значения Б, и М 7. сигналов с компенсаторов 4 и 5 численно интегрирует это произведение, суммирует результат интегрирования с сигналом Н свыхода измерителя 6 (1 - номер тактадля компенсаторов 4 и 5),Результат измерения энергии при с с11 = В 6+ " .К, (4)Фгде 1,=К,Й - частота дискретизации, формируемая блоком 13 синхронизации.Если измерение энергии осуществляют в единицах Э, то должно выполняться соотношение(5) где 2 - весовой коэффициент,Иэ соотношения (3) видно, что, увеличивая каждый из коэффициентов К-Кв одинаковое число раэ, можно значительно уменьшить влияние аддитивнойпогрешности 3 а многофазного измерителя 6 энергии, обусловленной, например,дрейфом (самоходом) его выходного сигнала. Кроме того, . при Ц 91 практически исключается влияние коэффициента ..;передачи К измерителя 6, что позволяет значительно упростить его конструкциюеИногофазный измеритель 6 энергии, выполненный в виде электронного блока, действует следующим образом.Компенсаторы 4 и 5, представляющие собой аналого-цифровые преобразователи уравновешивающего преобразования, образуют на первых выходах цифровые, а на вторых выходах, являющихся выходами дифференциальных усилителей,некомпенсации в АЦП, аналоговые сигналы, ЦАП 9 и 10 и аналоговый перемножитель 11 перемножает эти сигналы в соответствии с соотношениями(Я ) 20 Х,.= Ыи ДХЭ, Х, - ЛХ ДХ 3 где Х ,ХХ - выходные сигнальблоков 9,10,11 соответственно.Интегратор 12 на основе операционного усилителя интегрирует эн сигналы и сигнал Х отрицательной импульсной обратной связи, при этом выходной сигнал интегратора определяется соотношениемл1Х РС6 Я 6 9 К 9о о 30+ ХК,+ аа)са, (9) где ЕС постоянная времени 35интегратора;К К К К - коэффициенты пре-9 ообразования блоков8,9,10,11 с учетомкоэффициентов пере 40дачи по соответствующим входам интегратора 12,50 15При превышении сигналом Х полоц жительного или отрицательного пороговых уровней, заданных в двух порого - вых устройствах блока 13, на выходе одного из них появляется импульс, который увеличивает или уменьшает И на единицу так, что Хуменьшается почти до нуля.Из ,9) видно, что при Мя 1 результат преобразования практически не зависит от постоянной времени интег 55 ратора, а увеличение коэффициентов К -К позволяет значительно снизить влияние аддитивной погрешности йа. Принцип действия вычислительного блока 1 (Фиг,2) следующий.Единичньш код с выхода многофазного преобразователя энергии в эависимости от знака представляемых им чисел поступает на суммирующий или вычитающий входы реверсивного счетчика 16, который преобразует его вдвоичный код. Причем отрицательныечисла так же, как для остальных блоков, представляются в дополнительномдо двух коде. Вычисление каждогорезультата измерения осуществляетсяв течение периода дискретизации вдва такта.Импульсы с блока 13 синхронизации,длительностью много меньшей половины периода дискретизации, сдвигаются на половину периода схемой 9 задержки Иа входы схемы ИЛИ 23 импульсы синхронизации поступают как сзадержкой, так и без задержки, поэтому сумматор-накопитель 15 тактируетсядважды за период дискретизации.В первом такте цифровой перемножитель 7 формирует произведение сигналов Б ., Б ;, которые через блок 24схем ЙЛИ поступают на вход, сумматоранакопигеля 15 где прибавляется кранее накопленному значению суммЬ.Во втором такте осуществляется прибавление . к полученному в предыдущемтакте значению суммы, если к этомутакту возникло переполнение в реверсивном счетчике 1 б, или О, если переполнение не произоцло,При переполнении реверсивного счетчика 16 триггер 25 по первому входуустанавливается в состояние 1 . Этотсигнал проходит во втором такте через схему И 20 или схему И 21 в зависимости от сигнала с выхода знакового разряда реверсивного счетчика 16,который задерживается схемой 8задержки на время не менее периодадискретизации. Сигнал "1" с выходасхемы И 20 или схемы И Й поступает через схему ИЛИ 22 на второй входтриггера 25 и устанавливает его всостояние О", которое сохраняетсядо следующего переполнения, Хакимобразом, при одном переполнении реверсивного счетчика 16 через схемуИ 20 или схему И 21 может пройтитолько один импульс, который приположительном знаке числа в реверсивном счетчике 16 проходит с выходасхемы И 21 на вход переноса суммато1 О 5120 9 157ра-накопителя 15, а при отрицательномс выхода схемы И 20 через блок 24схем ИЛИ по всем разрядам на суммирующий вход сумматора-накопителя15, что соответствует подаче "-1" вдополнительном коде. Таким образомсумматор-накопитель за период дискритизации накапливает результат измерения энергии в соответствии ссоотношением (3),Если блок 14 компараторов допускает тактирование, то с целью исключения схемы 22 и триггера 25 тактовыйвход блока 13 соединяется с выходом схемы 19 (на фиг,1,2, это отображено штриховой линией),Устройство может быть выполнено наоснове типовых интегральных схем, Приэтом погрешность преобразования можетбыть порядка 0,01-0,2 Е в диапазоне частот от 0 до 104 Гц при изменении мощности в нагрузке в пределах от 01,до О, 01 0 Т где 1 и Б, - ток и напряжение на нагрузке. Формула изобретения 1. Устройство для измерения энергии, содержащее преобразователи тока и напряжения, два компенсатора, вход первого .соединен с выходом преобразователя тока, а вход второго соединен с выходом преобразователя напряжения, вычислительный блок, первый и второй входы которого соединены с ,первыми выходами компенсаторов, блок синхронизации, выходом соединенный стактовыми входами компенсаторов и третьим входом вычислительного устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения точности, дополнительно введены многофазный измеритель энергии, первый и второй входы которого соединены с первым и вторым выходами первого компенсатора, а третий и четвертый входы - с первым и вторым выходами второго компеисатора, пятый вход многофазного измерителя энергии подключен к выходу формирователя импульсов заданной энергии, первый и второй входы которого соединены с первым и вторым выходами многофазного измерителя энергии и четвертым и пятым входами вычислите- тельного блока, вход блока синхронизации соединен с источником напряжения нагрузки.2. Устройство по п.1, о т л и ч аю щ е е с я тем, что многофазный измеритель энергии содержит двацнфроаналоговьх и аналоговый перемножители, аналоговый интегратор иблок компараторов, аналоговые входыпервого и второго цифроаналоговыхперемножителей являются вторым и четвертым входами многофазного измерителя энергии и входами аналоговогоперемножителя, цифровые входы первого и второго цифроаналоговых перемножителей являются первым и третьимвходами многофазного измерителяэнергии, выходы обоих цифроаналоговых и аналогового перемножителейсоединены с первым, вторым и третьим входами интегратОра, четвертыйвход которого соединен с пятым входом миогофазного измерителя энергии, 20 выход интегратора подключен к входублока компараторов, первый и второйвыходы которого являются выходамимногофазного измерителя энергии.3. Устройство по п,1, о т л и 25 ч а ю щ е е с я тем, что вычислительный блок содержит реверсивныйсчетчик, триггер, суюатор-накопитель, первую и вторую схемы задержки, две схемы И и ИЛИ, блок схемИЛИ, циФровой перемножитель, входыкоторого соединены с .первым и вторым/входами вычислительного блока, авыход - с первыми входами блока схемИЛИ, вторыми входами соединенногос,выходом первой схемы И .и первымвходом первой схемы ИЛИ, второйвход которой соединен с выходом второй схемы И и входом переноса накапли-вающего сумматора, а выход - с первым входом триггера, .связанного вторым входом с выходом переноса реверсивного счетчика, а выходом - с пер 1выми входами обеих схем И, второйЗвход первой и второй, ннвертирующий45вход второй схемы И, соединены с выходом первой схемы задержки, атретьи входы подключены к выходувторой схемы задержки и первому входу второй схемы ИЛИ, выход которой 50соединен с тактовым входом сумматора накопителя, а второйвход - с входами второй схемы задержки, тактовымвходом цифрового перемножителя и; третьим входом вычислительного блока,суммирующий и вычитающий входы реверсивного счетчика соединены с четвер". тым и пятым входами вычислительного блока, а его знаковый выход соединенс входом первой схемы задержки.1575120 Составитель С. Хромоведактор Л. Веселовская Техред М,Ходанич Корректор С.Ч 035, Москва, Ж"35, Раушская наб., д. 4/5 ул. Гагарина, 101 роизводственно-издательский комбинат "Патент", г, Ужго аказ 1782 Тираж 549 ПодписноеНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССР