Устройство для обнаружения ошибок в равновесном коде к из

156473 19) 3 М 7/20, 13/О ЕЛЬСТВУ ие относится кике. Его исполедачи и обрабоции позволяет Устроиство сктовых импульсеобразовательв последовател паралости 180 1 Ир 1 аий СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР СПИ САНИ ВТОРСНОМУ С 21) 4340384/24-2422) 08,12.8746) 15.05.90, Бюл, Р 1872) О,Н.Музыченко53) 681.325(088.8)54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИОК В РАВНОВЕСНОМ КОДЕ К ИЗ п БРЕТЕНИЯ(57) Изобретен лительной техн в системах пер ретной информа быстродействие генератор 1 та гоканальный пр лельного кода вычисзование ки диск- повысить держит в, мно 3 15647314мпУльсов, тРиггеР 3 р элементы ИЛИ 5, полУсУмматоРов 4 и элемента ИЛИ 121, счетныи блок 6, реверсивные на- быстродействие устройства повышаетсяопители 7, группу 8 элементов И и до 303 по сравнению с прототипом,лементы И 9, 10. Благодаря введению 2 ил.Изобретение относится к вычислительной технике и может быть исполь- ,1зовано при построении систем передач и обработки дискретной информации.Цель изобретения - повышение быстр действия,На Фиг, 1 изображена блок-схемаустройства, на Фиг. 2 - пример выпЬлнения реверсивного накопителя.Устройство содержит генератор 1тактовых импульсов, многоканальныйпреобразователь 2 параллельного кода 20в последовательности импульсов, триггер 3, полусумматор 4. первый элемент ИЛИ 5, счетный блок 6, реверсивные накопители 7, группу 8 элементовИ первый и второй элементы И 9, 10, 25в)торой и третий элементы ИЛИ 11, 12,Нв фиг. 1 обозначены входы 13 шины,иформационный выход 14 и выход 15окончания работы устройства.Многоканальный преобразователь 2параллельного кода в последовательность импульсов может быть выполнена, например, на распределителе импульсов, выходы которого, соединеныс первыми входами 2 р групп элементовИ (2 р - число каналов преобразователя 2), вторые входы элементов Икаждой группы являются информационными входами соответствующего каналапреобразователя 2, а выходы соединены 4 Ос входами элемента ИЛИ, выход которого является соответствующим информационным выходом канала преобразователя 2; тактовый вход распределитЕля импульсов являетСя тактовым входом преобразователя 2, а выход егопоследнего разряда - выходом останова преобразователя (выходом концапреобразователя).Многоканальный преобразователь 2параллельного кода в последовательность импульсов может быть выполнентакже в виде 2 р регистров сдвига,сОединениых информационными входамис соответствующими информационнымивходами преобразователя 2, тактовымивходами " с его тактовым входом, авЫходами переноса " с информационными выходами соответствующих каналов преобразователя 2, инверсные выходы каждого регистра сдвига соединены с входами своего элемента И, а выходы последних - с входами элемента И, вь 1 ход которого является выходом останова (конца преобразования) преобразователя 2, входы разрешения записи регистров сдвига соединены с входами записи преобразователя 2.Триггер 3 выполняется в виде КБ- триггера, если многоканальный преобразователь 2 .выполнен на регистрах. сдвига, либо на распределителе импульсов, сигнал на выходе останова (конца преобразования) которого синх,ронизирован с паузой между тактовыми импульсами, или в виде счетного триг" гера, а если преобразователь 2 выполнен на распределителе импульсов, сигнал на выходе конца преобразования которого синхронизирован с тактовым импульсом.Реверсивный накопитель 7 может быть выполнен (фиг. 2) в виде реверсивного счетчика 16 на сз мин(1 од) ф(- + 1)Г, од,(К + 2)С) разрядов, элемента И 17 и блока 18 формирования порога. На Фиг. 2 обозначены вычитаюций вход 19, первый и второй суммируюц)ие входы 20, 21, являющиеся входами установки в "1" соответствен но первого и второго разрядов счетчика 16, и первый - третий выходы 22-24Реверсивный счетчик 16 на 4 разряда может быть выполнен (Фиг. 2) на триггерах 25, элементах ИЛИ 26, элементах И 27 и элементах И-НЕ 28. В исходном состоянии в счетчик 16 накопителя 7. записывается двоич"ный код числа в;0Прямые выходы разрядов счетчика 16 с номерами, разными номерам единичных разрядов в двоичном коде числа ц;, и инверсные выходы остальных разрядов соединены с входами элемента И 17, инверс" ный и прямой выходы которого являются соответственно первым и вторым выходами 22, 23 накопителя. Если выб5 1564 731Орано число:1 = 2- (К + 1) . то блока 18 являются первым и вторымтретьим выходом 24 является прямой выходами счетного блока б, в которыйвыход старшего разряда счетчика 16,в исходном состоянии записываетсяВо всех других случаях прямые выходы кодО/счетчика 16 соединены с входами блока18, реализующего порог а = и . + К + 1,На Фиг. 2 показано выполнение этогоблока на элементе ИЛИ 29 и элементеИ 30 для случая а = 12, ,. = О, К =11. В общем случае блок 18 можетбыть выполнен следующим образом.Пусть двоичное представление аимеет вид а= Х с 12 Ь:1Счетный блок 6 выполняется в виде, аналогичном накопителю 7, с заменой реверсивного счетчика 16 на суммирующий счетчик и исключением инверсного выхода элемента И 17, при этом прямой выход элемента И 17 и выход Пусть А,= Ы =о(е= О, а1. Входы блока, начиная с е-го и до е-го (соответствующие выходы разрядов счетчика 16), такие, что с(е сен ==- о = 1, аз., = 0 соединены с входами элемента И, выход которого, а также входы блока, начиная с (д + 1)-го и до Й-го, такие, что с(и= Ы), == с ъ = О, а а( ь= 1, соединены с входами элемента ИЛИ, выход которого,а также входы. блока, начиная с (Ь + 1) - го и до ш-го, такие, что а( 1,= с 1 --- 1, а Ы = 0 соединены с входами элемента И, выход которого, а также входы блока, начиная .с (гп + 1)-го и кончая входом с номе - ром Я, такие, что= Ы н = - 0а о, = 1, соединены с входами элемента ИЛИ, и так далее до объединения всех входов блока 18 формирования порога (выходов счетчика 16). В частном случае а =Р= 2 блок 18 формирования порога выполняется в виде элемента ИЛИ, соединенного входами с входами блока от (р + 1)-го и до Б-го. В частномслучае о(,= од -- ,.= ор, = О, а р = Р+,= ,. = с ц -- 1, блок формирования порога выполняется в виде элемента И, соединенного входами с входами блока от р-го и до Б-го. Прио-а = 2 блок Формирования порога выполняется в виде линии связи с его Ц-го входа на выход. В схеме устройства (фиг. 1) можнозаменить соединение выхода первогоэлемента И 9 с прямым входом второго 10 элемента И 1 О на соединение выходавторого элемента ИЛИ 11 с инверснымвходом второго элемента И 10.Устройство функционирует следующим образом.15 В исходном состоянии многоканальный преобразователь 2 параллельногокода в последовательность импульсов,счетный блок 6, реверсивные накопители 7 и триггер 3 сброшены. При 20 этом на выходе триггера 3 нулевойсигнал, блокирующий прохождение тактовых импульсов через элементы И 8.В накопитель 7. в исходном состоянии записан код числа 1., а в счет 25 ный блок 6 - код числа с 1 . При выполнении многоканального преобразователя 2 на регистрах сдвига, входнойкод с входных информационных шин 13записан в эти регистры сдвига.30 При поступлении тактовых импульсов с выхода генератора 1 тактовыхимпульсов на тактовый вход многоканального преобразователя 2 последнийпреобразует количество едиНичных сигналов, поданных на группу входныхинформационных шин 13. 1 (входы 1-гоканала преобразователя 2) в соответствующее количество импульсов на выходе 1-го информационного канала, 40 Импульсы с 1-го и (Р + 1)-го выходов многоканального преобразователя 2 поступают на входы полусумматора 4. 1. Если импульс поступает наодин его вход, это вызывает импульс 45 на его выходе суммы, соединенном спервым счетным входом реверсивногонакопителя 7. 1 (при 1 ( р), и черезэлемент ИЛИ 5 с первым суммирующимвходом счетного блока 6 (при 1 = р),к содержимому которых при этом прибавляется единица. Если импульсы поступают на оба входа полусумматора4. 1, это вызывает импульс на его выходе переноса, соединенном с вторымсуммирующим входом реверсивного накопителя 7. 1 (при 1р), и вторымсуммирующим входом счетного блока6 (при 1 = р), к содержимому которыхпри этом прибавляется число два.7 156473Если за время работы многоканального преобразователя 2 на входы поступит не менее У+1 импульсов, то навтором выходе счетного блока 6 форми 5руется единичный сигнал, поступающийчерез элемент ИЛИ 12 на выход 15 окончания работы устройства, свидетельствуя об окончании цикла работы устройства, с первого выхода счетного 10блока 6 на выход элемента И 10, являющийся информационным выходом 14устройства, снимается нулевой сигнал,Если за время работы многоканального преобразователя 2 в счетном блоке б не будет накоплено более К импульсов, то работа продолжается вописанном выше порядке до опроса всехвходных информационных шин, для чегопотребуется п/2 р Г тактов. При этом 10по окончании работы многоканальногопреобразователя 2 он самоблокируетсяи далее импульсов на информационныхвыходах каналов не Формирует. Приэтом на его выходе конца преобразования появляется единичный импульс, переключающий триггер 3 (в паузу междутактовыми импульсами), на выходе которого появляется единичный сигнал,разрешающий прохождение тактовых им- З 0пульсов через элемент И 8,. Далее происходит процесс последовательного пересчета содержимого реверсивных накопителей 7 в счетныйблок 6. Пусть 7, г наименьший номер З 5накопителя, в который записан код,отличный от ц , т,е. за время работымногоканального преобразователя 2 наего суммирующие входы поступили импульсы. При этом на первом выходе 40реверсивного накопителя 7, г - единичный сигнал, а на втором, соединенном с входами элементов 8.( г + 1)- 8.(р - 1) И - нулевой, запрещающийпрохождение тактовых импульсов на их 45выходы.Таким образом, на всех входахэлемента 8. г И единичные сигналы итактовые. импульсы проходят через негона вычитающий вход реверсивного накопителя 7 г, от содержимого которого при этом каждый раз вычитаетсяединица, и через элемент ИЛИ 5 - напервый суммирующий вход счетного блока 6, к содержимому которого приэтом прибавляется единица. Работа .продолжается таким образом до возвра.щения реверсивного накопителя 7.гв исходное состояние. При этом на его первом выходе появляется нулевой сигнал, запрецающий прохождение тактовых импульсов на выход элемента 8. г И, а на втором выходе - единичный сигнал, разрешающий прохождение тактовых импульсов на выходы элементов 8.( г + 1) И - 8,(р - 1) . Далее аналогичным образом осуцествляется пересчет содержимого накопителей 7.( г + 1) - 7(р - 1) в счетный блок бЕсли ,т. хК, то в некоторыйдмомент времени в счетчике счетного блока 6 окажется записан код числа+ К + 1, где 1 - код числа начального состояния счетчика блока 6. При этом на втором выходе счетного блока 6 появится единичный сигнал, поступающий через элемент ИЛИ 12 на выход 15 окончания работы устройства, свидетельствуя об окончании цикла работы, а с первого выхода счетного блока 6 поступает нулевой сигнал (результат контроля) на элемент И 10, вызывая нулевой сигнал на выходе 14 устройства. Если ,Е х (К, то по окончании пересчета содержимого всех реверсивных накопителей 7 в счетный блок 6 на их вторых выходах оказываются единичные сигналы, свидетельствующие об их возвращении в исходное состояние, что вызывает единичный сигнал на выходе элемента И 9, поступающий через элемент ИЛИ 12 на выход 15 окончания контроля устройства, свидетельствуя об окончании цикла работы. При этом с первого выхода счетного блока б на элемент И 10 поступаетнулевой сигнал, еслихФ К, ий единичный сигнал, если , х = К,1 вП ри поступлении на входы не которого полусумматора 4.1 К + 1 или К + + 2 импульсов, в счетчике реверсивного накопителя 7.1 оказывается записан код соответствующего числа, что вызывает единичный сигнал на его третьем выходе, поступающий через элементы ИЛИ 11 и 12 на выход 15 окончания работы устройства, свидетельствуя об окончании цикла работы. При этом с выхода элемента И,10 на информационный выход 14 устройства поступает нулевой сигнал, поскольку9 . 15 на его входе, соединенном с выходом элемента И 9 - нулевой сигнал.Таким образом, на выходе К устройства формируется выходной единицный сигнал, только если во входном коде ровно К единицных сигналов,Устройство для обнаружения ошибок в реверсивном коде К из и обеспечива" ет повышение быстродействия до 303 по сравнению с прототипом. Формула изобретения Устройство для обнаружения ошибок в равновесном коде К из и, содержацее многоканальный преобразователь параллельного кода в последовательности импульсов, 2 р групп (р = 2, 3, ) информационных входов которого являются соответствующими входами устройства, генератор тактовых импульсов, выход которого подключен к первым входам первого - (р - 1)-го элементов И группы и тактовому входу многоканального преобразователя параллельного кода в последовательности импульсов, выход окончания преобразования которого соединен. с входом триггера, выход которого подключен к первому входу первого элемента И и вторым входам первого(р - 1)-го элементов И группы, выходы которых соединены с выцитающими входа ми одноименных реверсивных накопителей и соответствующими входами первого элемента ИЛИ, выход которого подключен к первому входу счетного блока, первый выход которого соединен с первым входом второго элемен 647311 Ота И, перв й выход -го реверсивногонакопителя 1 т : ,о - 1) соединен с(1 + 2)-м входом -го элемента Игруппы, второй выход -го реверсивного накопителя подключен к (х ++ 1)-му входу первого элемента И и(1 + 2) -му входу (1 + 1) -го - (р) -гсэлементов И группы, выход первогоэлемента И подключен к-второму входувторого элемента И, выход которогоявляется информационным выходом устройства, третьи выходы всех реверсивных накопителей подключены к соответствуюцим входам второго элементаИЛИ, о т л и ч а ю ц 1 е е с я тем,цто, с целью повышения быстродействия, в устройство введены третий элемент ИЛИ и первый - р-й полусумматоры, 20 1-й и (р + 1)-й информационные выходы ( = 1,р) многоканального преобразователя параллельного кода в последовательности импульсов соединены .соответственно с первым и вторым вхо дами 1-го полусумматора, выходы суммы и переноса 1-го полусумматора( = 1,р - 1) подключены соответственно к первому и второму суммирующим входам 1-го реверсивного накопителя, выходы суммы и переноса р-гополусумматора соединены соответственно с р-м входом первого элементаИЛИ и вторым входом счетного блока,второй выход которого и выход второго элемента ИЛИ подключены к первомуи второму входам третьего элементаИЛИ, третий вход которого подключенк выходу первого элемента И, выходтретьего элемента ИЛИ является выходом окончания работы устройства,а по изобретениям и открытиям при ГКНТ СССР Ж, Раущская наб , д. 4/5